利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

88 条记录 (耗时 0.023 秒)

    多晶片堆疊之封裝方法 METHOD FOR FABRICATING MULTI-CHIP STACKED PACKAGE
    2.
    发明专利
    多晶片堆疊之封裝方法 METHOD FOR FABRICATING MULTI-CHIP STACKED PACKAGE 有权
    多芯片堆栈之封装方法 METHOD FOR FABRICATING MULTI-CHIP STACKED PACKAGE

    公开(公告)号：TWI364802B

    公开(公告)日：2012-05-21

    申请号：TW096134358

    申请日：2007-09-14

    申请人： 南茂科技股份有限公司 ,  百慕達南茂科技股份有限公司

    发明人： 沈更新 ,  陳煜仁

    IPC分类号： H01L

    CPC分类号： H01L23/49575 ,  H01L23/4951 ,  H01L23/49513 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00 ,  H01L2924/00012

    摘要： 本發明提供一種多晶片堆疊之封裝方法，包括：提供導線架，具有上表面及下表面，此導線架係由複數個內引腳與複數個外引腳所構成，而內引腳包括有複數個平行之第一內引腳群與平行之第二內引腳群，其中於第一內引腳群與第二內引腳群之接近中央區域，各配置一散熱鰭片；固接一第一晶片在導線架之下表面，其具有主動面且配置有複數個第一銲墊；形成複數條第一金屬導線以電性連接第一晶片上之第一銲墊及第一內引腳群及第二內引腳群；固接一第二晶片在導線架之上表面，其具有一主動面且配置有複數個第二銲墊；形成一對金屬間隔元件在導線架之散熱鰭片之上並與第二晶片之相對主動面之一背面接觸；形成複數條第二金屬導線以電性連接第一內引腳群及第二內引腳群至第二晶片之第二銲墊；及注入一模流以形成一封裝體，以包覆第一晶片、第一金屬導線、第二晶片、第二金屬導線、第一內引腳群及第二內引腳群，且曝露出複數個外引腳。

    简体摘要： 本发明提供一种多芯片堆栈之封装方法，包括：提供导线架，具有上表面及下表面，此导线架系由复数个内引脚与复数个外引脚所构成，而内引脚包括有复数个平行之第一内引脚群与平行之第二内引脚群，其中于第一内引脚群与第二内引脚群之接近中央区域，各配置一散热鳍片；固接一第一芯片在导线架之下表面，其具有主动面且配置有复数个第一焊垫；形成复数条第一金属导线以电性连接第一芯片上之第一焊垫及第一内引脚群及第二内引脚群；固接一第二芯片在导线架之上表面，其具有一主动面且配置有复数个第二焊垫；形成一对金属间隔组件在导线架之散热鳍片之上并与第二芯片之相对主动面之一背面接触；形成复数条第二金属导线以电性连接第一内引脚群及第二内引脚群至第二芯片之第二焊垫；及注入一模流以形成一封装体，以包覆第一芯片、第一金属导线、第二芯片、第二金属导线、第一内引脚群及第二内引脚群，且曝露出复数个外引脚。

    四方扁平無引腳封裝製程 MANUFACTURING PROCESS FOR QUAD FLAT NON-LEADED PACKAGE
    4.
    发明专利
    四方扁平無引腳封裝製程 MANUFACTURING PROCESS FOR QUAD FLAT NON-LEADED PACKAGE 审中-公开
    四方扁平无引脚封装制程 MANUFACTURING PROCESS FOR QUAD FLAT NON-LEADED PACKAGE

    公开(公告)号：TW201027639A

    公开(公告)日：2010-07-16

    申请号：TW098101396

    申请日：2009-01-15

    申请人： 南茂科技股份有限公司 ,  百慕達南茂科技股份有限公司

    发明人： 沈更新 ,  林峻瑩

    IPC分类号： H01L

    CPC分类号： H01L24/97 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00

    摘要： 一種四方扁平無引腳封裝製程。首先,提供具有多個凹槽的一導電層及位於導電層上的一圖案化焊罩層,其中圖案化焊罩層覆蓋導電層的凹槽。在圖案化焊罩層上配置多個晶片,以使得圖案化焊罩層位於晶片及導電層之間。透過多條焊線將晶片電性連接於導電層。形成至少一封裝膠體以包覆導電層、圖案化焊罩層、晶片及焊線。移除未被圖案化焊罩層覆蓋的部分導電層以形成一圖案化導電層。接著,分割封裝膠體及圖案化導電層。

    简体摘要： 一种四方扁平无引脚封装制程。首先,提供具有多个凹槽的一导电层及位于导电层上的一图案化焊罩层,其中图案化焊罩层覆盖导电层的凹槽。在图案化焊罩层上配置多个芯片,以使得图案化焊罩层位于芯片及导电层之间。透过多条焊线将芯片电性连接于导电层。形成至少一封装胶体以包覆导电层、图案化焊罩层、芯片及焊线。移除未被图案化焊罩层覆盖的部分导电层以形成一图案化导电层。接着,分割封装胶体及图案化导电层。

    晶片封裝結構的製程 MANUFACTURING PROCESS FOR A CHIP PACKAGE STRUCTURE
    5.
    发明专利
    晶片封裝結構的製程 MANUFACTURING PROCESS FOR A CHIP PACKAGE STRUCTURE 审中-公开
    芯片封装结构的制程 MANUFACTURING PROCESS FOR A CHIP PACKAGE STRUCTURE

    公开(公告)号：TW201027636A

    公开(公告)日：2010-07-16

    申请号：TW098101383

    申请日：2009-01-15

    申请人： 南茂科技股份有限公司 ,  百慕達南茂科技股份有限公司

    发明人： 沈更新 ,  林峻瑩

    IPC分类号： H01L

    CPC分类号： H01L24/97 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00

    摘要： 一種晶片封裝結構的製程如下所述。首先,提供一具有多個第一開口的圖案化導電層與一配置於其上的第一圖案化防焊層。接著,形成一第二圖案化防焊層於圖案化導電層上,以使第一與第二圖案化防焊層分別配置於圖案化導電層的相對二表面上。然後,接合多個晶片至第一圖案化防焊層上。之後,藉由多條導線電性連接晶片至圖案化導電層,其中導線貫穿圖案化導電層的第一開口。接著,形成至少一封裝膠體。然後,分割封裝膠體、第一與第二圖案化防焊層。

    简体摘要： 一种芯片封装结构的制程如下所述。首先,提供一具有多个第一开口的图案化导电层与一配置于其上的第一图案化防焊层。接着,形成一第二图案化防焊层于图案化导电层上,以使第一与第二图案化防焊层分别配置于图案化导电层的相对二表面上。然后,接合多个芯片至第一图案化防焊层上。之后,借由多条导线电性连接芯片至图案化导电层,其中导线贯穿图案化导电层的第一开口。接着,形成至少一封装胶体。然后,分割封装胶体、第一与第二图案化防焊层。

    晶片封裝 CHIP PACKAGE
    7.
    发明专利
    晶片封裝 CHIP PACKAGE 有权
    芯片封装 CHIP PACKAGE

    公开(公告)号：TWI367556B

    公开(公告)日：2012-07-01

    申请号：TW097136959

    申请日：2008-09-25

    申请人： 南茂科技股份有限公司 ,  百慕達南茂科技股份有限公司

    发明人： 沈更新 ,  王偉

    IPC分类号： H01L

    CPC分类号： H01L2224/16225

    摘要： 一種晶片封裝，包括一具有一開口的承載器、一第一晶片、多個凸塊、一第二晶片、多條焊線、一第一黏著層以及一封裝膠體。第一晶片與第二晶片配置於承載器的兩側。凸塊配置於承載器與第一晶片的第一主動面之間，且電性連接至第一晶片與承載器。焊線穿過承載器的開口且電性連接至承載器與第二晶片。第一黏著層黏附於第一晶片的第一主動面與承載器之間。第一黏著層包括一黏附於第一晶片的第一主動面上的第一B階黏著層以及一黏附於第一B階黏著層與承載器之間的第二B階黏著層。

    简体摘要： 一种芯片封装，包括一具有一开口的承载器、一第一芯片、多个凸块、一第二芯片、多条焊线、一第一黏着层以及一封装胶体。第一芯片与第二芯片配置于承载器的两侧。凸块配置于承载器与第一芯片的第一主动面之间，且电性连接至第一芯片与承载器。焊线穿过承载器的开口且电性连接至承载器与第二芯片。第一黏着层黏附于第一芯片的第一主动面与承载器之间。第一黏着层包括一黏附于第一芯片的第一主动面上的第一B阶黏着层以及一黏附于第一B阶黏着层与承载器之间的第二B阶黏着层。

    導線架中具有金屬焊墊之匯流架之交錯偏移堆疊封裝結構 ZIGZAG STACKED PACKAGE STRUCTURE WITH LEAD-FRAME HAVING BUS BAR WITH TRANSFER METALLIC BONDING PAD
    10.
    发明专利
    導線架中具有金屬焊墊之匯流架之交錯偏移堆疊封裝結構 ZIGZAG STACKED PACKAGE STRUCTURE WITH LEAD-FRAME HAVING BUS BAR WITH TRANSFER METALLIC BONDING PAD 有权
    导线架中具有金属焊垫之汇流架之交错偏移堆栈封装结构 ZIGZAG STACKED PACKAGE STRUCTURE WITH LEAD-FRAME HAVING BUS BAR WITH TRANSFER METALLIC BONDING PAD

    公开(公告)号：TWI349992B

    公开(公告)日：2011-10-01

    申请号：TW096124613

    申请日：2007-07-06

    申请人： 南茂科技股份有限公司 ,  百慕達南茂科技股份有限公司

    发明人： 陳煜仁 ,  沈更新

    IPC分类号： H01L

    CPC分类号： H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/00014

    摘要： 本發明提供一種於導線架中具有金屬焊墊之匯流架之交錯偏移堆疊之封裝結構，包含：一個由複數個相對排列的內引腳群、複數個外引腳群以及一晶片承座所組成之導線架，其中晶片承座係配置於複數個相對排列的內引腳群之間，且與複數個相對排列的內引腳群形成一高度差；一堆疊式晶片裝置係由複數個晶片堆疊形成，配置於晶片承座上且複數個晶片與複數個相對排列的內引腳群形成電性連接；以及一個封裝體，用以包覆堆疊式晶片裝置及導線架；其中導線架中包括至少一匯流架，係配置於複數個相對排列的內引腳群與晶片承座之間且匯流架上更被覆一絕緣層，而絕緣層上選擇性地形成複數個金屬銲墊。

    简体摘要： 本发明提供一种于导线架中具有金属焊垫之汇流架之交错偏移堆栈之封装结构，包含：一个由复数个相对排列的内引脚群、复数个外引脚群以及一芯片承座所组成之导线架，其中芯片承座系配置于复数个相对排列的内引脚群之间，且与复数个相对排列的内引脚群形成一高度差；一堆栈式芯片设备系由复数个芯片堆栈形成，配置于芯片承座上且复数个芯片与复数个相对排列的内引脚群形成电性连接；以及一个封装体，用以包覆堆栈式芯片设备及导线架；其中导线架中包括至少一汇流架，系配置于复数个相对排列的内引脚群与芯片承座之间且汇流架上更被覆一绝缘层，而绝缘层上选择性地形成复数个金属焊垫。