-
公开(公告)号:TWI393244B
公开(公告)日:2013-04-11
申请号:TW098127817
申请日:2009-08-19
Inventor: 賴素貞 , LAI, SU CHEN , 吳明園 , WU, MING YUAN , 鄭光茗 , THEI, KONG BENG , 莊學理 , CHUANG, HARRY HAK-LAY , 葉炅翰 , YEH, CHIUNG HAN , 張宏迪 , CHANG, HONG DYI , 郭正誠 , KUO, CHENG CHENG , 吳建宏 , WU, CHIEN HUNG , 李宗吉 , LEE, TZUNG CHI
CPC classification number: H01L21/823437 , H01L21/31053 , H01L21/3212 , H01L21/823828 , H01L27/08
-
2.半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF 审中-公开
Simplified title: 半导体组件及其制造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF公开(公告)号:TW201013792A
公开(公告)日:2010-04-01
申请号:TW098130692
申请日:2009-09-11
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L29/42376 , H01L21/28079 , H01L21/28088 , H01L21/28105 , H01L29/517 , H01L29/665 , H01L29/66545 , H01L29/6659
Abstract: 本發明係提供一種半導體元件的製造方法,該方法包括提供含有偽閘極結構形成於其上的基底,移除偽閘極結構形成溝槽,形成第一金屬層在基底之上,填充溝槽的一部份,形成保護層在溝槽剩餘的部分內,移除第一金屬層未受到保護的部分,從溝槽內移除保護層,以及形成第二金屬層在基底之上以填充溝槽。
Abstract in simplified Chinese: 本发明系提供一种半导体组件的制造方法,该方法包括提供含有伪闸极结构形成于其上的基底,移除伪闸极结构形成沟槽,形成第一金属层在基底之上,填充沟槽的一部份,形成保护层在沟槽剩余的部分内,移除第一金属层未受到保护的部分,从沟槽内移除保护层,以及形成第二金属层在基底之上以填充沟槽。
-
公开(公告)号:TWI462187B
公开(公告)日:2014-11-21
申请号:TW098130692
申请日:2009-09-11
Inventor: 葉炅翰 , YEH, CHIUNG HAN , 徐振斌 , HSU, CHEN PIN , 吳明園 , WU, MING YUAN , 鄭光茗 , THEI, KONG BENG , 莊學理 , CHUANG, HARRY HAK-LAY
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L29/42376 , H01L21/28079 , H01L21/28088 , H01L21/28105 , H01L29/517 , H01L29/665 , H01L29/66545 , H01L29/6659
-
4.為了無空隙之間隙填充製程的間隙壁外型塑造工程 SPACER SHAPE ENGINEERING FOR VOID-FREE GAP-FILLING PROCESS 审中-公开
Simplified title: 为了无空隙之间隙填充制程的间隙壁外型塑造工程 SPACER SHAPE ENGINEERING FOR VOID-FREE GAP-FILLING PROCESS公开(公告)号:TW201005834A
公开(公告)日:2010-02-01
申请号:TW097142940
申请日:2008-11-06
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L21/823481 , H01L21/823468 , H01L21/823475 , H01L29/6653 , H01L29/6656 , H01L29/7833 , H01L29/7843
Abstract: 一種形成半導體元件之方法,其步驟為提供半導體基板;於半導體基板上形成閘極堆疊;緊鄰閘極堆疊側邊形成閘極間隙壁;薄化閘極間隙壁;與在薄化閘極間隙壁步驟之後,在閘極間隙壁側邊形成次要閘極間隙壁。
Abstract in simplified Chinese: 一种形成半导体组件之方法,其步骤为提供半导体基板;于半导体基板上形成闸极堆栈;紧邻闸极堆栈侧边形成闸极间隙壁;薄化闸极间隙壁;与在薄化闸极间隙壁步骤之后,在闸极间隙壁侧边形成次要闸极间隙壁。
-
公开(公告)号:TW201839857A
公开(公告)日:2018-11-01
申请号:TW106131055
申请日:2017-09-11
Inventor: 馮家馨 , FUNG, KA-HING , 謝振宇 , HSIEH, CHEN YU , 許哲源 , HSU, CHE YUAN , 吳明園 , WU, MING YUAN , 鄭旭傑 , CHENG, HSU CHIEH
IPC: H01L21/336 , H01L21/76
Abstract: 一種製造鰭式場效電晶體的方法包含在基板上形成鰭式結構,形成包覆鰭式結構的虛設閘極結構,在鰭式結構上方沉積層間介電(ILD)層,移除虛設閘極結構以暴露鰭式結構之一部分,及對鰭式結構之此部分執行蝕刻製程以減小鰭式結構之此部分的寬度。
Abstract in simplified Chinese: 一种制造鳍式场效应管的方法包含在基板上形成鳍式结构,形成包覆鳍式结构的虚设闸极结构,在鳍式结构上方沉积层间介电(ILD)层,移除虚设闸极结构以暴露鳍式结构之一部分,及对鳍式结构之此部分运行蚀刻制程以减小鳍式结构之此部分的宽度。
-
公开(公告)号:TWI440163B
公开(公告)日:2014-06-01
申请号:TW098122523
申请日:2009-07-03
Inventor: 莊學理 , CHUANG, HARRY , 鄭光茗 , THEI, KONG BENG , 葉炅翰 , YEH, CHIUNG HAN , 梁孟松 , LIANG, MONG SONG , 李後儒 , LEE, STEPHEN , 吳明園 , WU, MING YUAN , 李宗吉 , LEE, TZUNG-CHI
CPC classification number: H01L21/8249 , H01L27/0623 , H01L27/0629 , H01L27/0635
-
公开(公告)号:TWI382475B
公开(公告)日:2013-01-11
申请号:TW097142940
申请日:2008-11-06
Inventor: 吳明園 , WU, MINGYUAN , 莫亦先 , MOR, YISHIEN , 彭治棠 , PENG, CHIHTANG , 葉炅翰 , YEH, CHIUNGHAN , 鄭光茗 , THEI, KONGBENG , 莊學理 , CHUANG, HARRY , 梁孟松 , LIANG, MONGSONG
IPC: H01L21/336 , H01L21/76
CPC classification number: H01L21/823481 , H01L21/823468 , H01L21/823475 , H01L29/6653 , H01L29/6656 , H01L29/7833 , H01L29/7843
-
公开(公告)号:TWI393236B
公开(公告)日:2013-04-11
申请号:TW098131488
申请日:2009-09-18
Inventor: 沈俊良 , SHEN, GARY , 吳明園 , WU, MING YUAN , 葉炅翰 , YEH, CHIUNG HAN , 鄭光茗 , THEI, KONG BENG , 莊學理 , CHUANG, HARRY
IPC: H01L23/538 , H01L21/027
CPC classification number: H01L23/544 , H01L21/31051 , H01L21/823828 , H01L23/585 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
-
9.半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF 审中-公开
Simplified title: 半导体组件及其制造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF公开(公告)号:TW201021196A
公开(公告)日:2010-06-01
申请号:TW098122523
申请日:2009-07-03
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L21/8249 , H01L27/0623 , H01L27/0629 , H01L27/0635
Abstract: 本發明係提供一種半導體元件及其製造方法,包括半導體基底具有第一區和第二區,電晶體形成於第一區內且具有金屬閘極,隔絕結構形成第二區內,至少一接合元件鄰近第二區的隔絕結構設置,以及阻擋結形成於第二區的隔絕結構之上。
Abstract in simplified Chinese: 本发明系提供一种半导体组件及其制造方法,包括半导体基底具有第一区和第二区,晶体管形成于第一区内且具有金属闸极,隔绝结构形成第二区内,至少一接合组件邻近第二区的隔绝结构设置,以及阻挡结形成于第二区的隔绝结构之上。
-
10.半導體元件與其製法 PHOTO ALIGNMENT MARK FOR GATE LAST PROCESS 审中-公开
Simplified title: 半导体组件与其制法 PHOTO ALIGNMENT MARK FOR GATE LAST PROCESS公开(公告)号:TW201015691A
公开(公告)日:2010-04-16
申请号:TW098131488
申请日:2009-09-18
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L23/544 , H01L21/31051 , H01L21/823828 , H01L23/585 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本發明提供一種半導體元件與其製法。半導體元件包括:一具有一第一區域與一第二區域之半導體基材,其中第一區域與第二區域彼此隔離;複數個電晶體形成於第一區域中;一對準標記形成於該第二區域中,其中對準標記於一第一方向具有複數個主動區域;以及一虛設閘極結構形成於該對準標記之上,其中虛設閘極結構於第二方向具有複數條線,且該第二方向與該第一方向不同。
Abstract in simplified Chinese: 本发明提供一种半导体组件与其制法。半导体组件包括:一具有一第一区域与一第二区域之半导体基材,其中第一区域与第二区域彼此隔离;复数个晶体管形成于第一区域中;一对准标记形成于该第二区域中,其中对准标记于一第一方向具有复数个主动区域;以及一虚设闸极结构形成于该对准标记之上,其中虚设闸极结构于第二方向具有复数条线,且该第二方向与该第一方向不同。
-
-
-
-
-
-
-
-
-