-
公开(公告)号：TW202005037A
公开(公告)日：2020-01-16
申请号：TW107128373
申请日：2018-08-14
Inventor： 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG , 張晁綸 , CHANG, TSAO-LUN
IPC: H01L23/532 , H01L23/522
Abstract: 公開半導體結構及其形成方法。所述半導體結構包括第一晶粒、第二晶粒、第一包封材料及保護層。第一晶粒包括第一基底。第二晶粒接合到第一晶粒且包括第二基底。第一包封材料包封第一晶粒。保護層設置在第一基底的側壁上且設置在所述第一基底與第一包封材料之間，其中所述保護層的材料不同於第二基底的材料及所述第一包封材料的材料。
Abstract in simplified Chinese: 公开半导体结构及其形成方法。所述半导体结构包括第一晶粒、第二晶粒、第一包封材料及保护层。第一晶粒包括第一基底。第二晶粒接合到第一晶粒且包括第二基底。第一包封材料包封第一晶粒。保护层设置在第一基底的侧壁上且设置在所述第一基底与第一包封材料之间，其中所述保护层的材料不同于第二基底的材料及所述第一包封材料的材料。
-
公开(公告)号：TW201820464A
公开(公告)日：2018-06-01
申请号：TW106136437
申请日：2017-10-24
Inventor： 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG , 謝昀蓁 , HSIEH, YUN-CHEN
IPC: H01L21/3065 , H01L23/488
Abstract: 一種半導體裝置的製造方法包括：在晶粒上形成導電柱；使用焊料將測試探針耦合到所述導電柱；以及使用多個蝕刻製程對所述焊料及所述導電柱進行蝕刻，所述多個蝕刻製程包括第一蝕刻製程，所述第一蝕刻製程包括使用氮系蝕刻劑對所述導電柱進行蝕刻。
Abstract in simplified Chinese: 一种半导体设备的制造方法包括：在晶粒上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个蚀刻制程对所述焊料及所述导电柱进行蚀刻，所述多个蚀刻制程包括第一蚀刻制程，所述第一蚀刻制程包括使用氮系蚀刻剂对所述导电柱进行蚀刻。
-
公开(公告)号：TW201806113A
公开(公告)日：2018-02-16
申请号：TW105140858
申请日：2016-12-09
Inventor： 蔡惠榕 , TSAI, HUI-JUNG , 郭宏瑞 , KUO, HUNG-JUI , 謝昀蓁 , HSIEH, YUN-CHEN
IPC: H01L23/52 , H01L21/3065
CPC classification number: H01L23/5389 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L21/561 , H01L21/565 , H01L21/568 , H01L23/3114 , H01L23/3128 , H01L23/49811 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L24/19 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/94 , H01L2225/0651 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/00014 , H01L2924/00012 , H01L2224/214
Abstract: 一種重配置線路結構的製造方法至少包括以下步驟。首先，在基板上形成層間介電層。接著，在層間介電層上形成種子層。然後，在種子層上形成多個導電圖案，且種子層以及導電圖案包括相同材料。藉由執行乾式蝕刻製程選擇性地將被導電圖案暴露出的種子層移除，以形成多個種子層圖案，其中導電圖案的寬度在乾式蝕刻製程前後實質上維持一致。多個導電圖案以及多個種子層圖案形成多個重配置導電圖案。
Abstract in simplified Chinese: 一种重配置线路结构的制造方法至少包括以下步骤。首先，在基板上形成层间介电层。接着，在层间介电层上形成种子层。然后，在种子层上形成多个导电图案，且种子层以及导电图案包括相同材料。借由运行干式蚀刻制程选择性地将被导电图案暴露出的种子层移除，以形成多个种子层图案，其中导电图案的宽度在干式蚀刻制程前后实质上维持一致。多个导电图案以及多个种子层图案形成多个重配置导电图案。
-
公开(公告)号：TW202011556A
公开(公告)日：2020-03-16
申请号：TW108130870
申请日：2019-08-28
Inventor： 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG , 彭竣翔 , PENG, JYUN-SIANG , 彭建棠 , PENG, CHIEN-TANG
IPC: H01L23/532
Abstract: 本發明實施例公開半導體封裝及其形成方法。半導體封裝包含至少一個晶粒和重佈線層。重佈線層設置在至少一個晶粒上方且電性連接到至少一個晶粒，且包含晶種層結構和位在晶種層結構上方的金屬特徵。在一些實施例中，晶種層結構的邊緣從金屬特徵的邊緣突出且具有大於10奈米的表面粗糙度Rz。
Abstract in simplified Chinese: 本发明实施例公开半导体封装及其形成方法。半导体封装包含至少一个晶粒和重布线层。重布线层设置在至少一个晶粒上方且电性连接到至少一个晶粒，且包含晶种层结构和位在晶种层结构上方的金属特征。在一些实施例中，晶种层结构的边缘从金属特征的边缘突出且具有大于10奈米的表面粗糙度Rz。
-
公开(公告)号：TW201816897A
公开(公告)日：2018-05-01
申请号：TW106107933
申请日：2017-03-10
Inventor： 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG
Abstract: 本發明實施例提供一種半導體封裝中的密集型重佈線層的形成方法，其包含在晶種層上方形成經圖案化第一光阻。經圖案化第一光阻中的第一開口暴露晶種層。形成方法更包含：在晶種層上的第一開口中鍍覆第一導電材料；移除經圖案化第一光阻；以及在移除經圖案化第一光阻之後在第一導電材料上方形成經圖案化第二光阻。經圖案化第二光阻中的第二開口暴露第一導電材料的一部分。形成方法更包含：在第一導電材料上的第二開口中鍍覆第二導電材料；移除經圖案化第二光阻；以及在移除經圖案化第二光阻之後圍繞第一導電材料以及第二導電材料沈積介電層。
Abstract in simplified Chinese: 本发明实施例提供一种半导体封装中的密集型重布线层的形成方法，其包含在晶种层上方形成经图案化第一光阻。经图案化第一光阻中的第一开口暴露晶种层。形成方法更包含：在晶种层上的第一开口中镀覆第一导电材料；移除经图案化第一光阻；以及在移除经图案化第一光阻之后在第一导电材料上方形成经图案化第二光阻。经图案化第二光阻中的第二开口暴露第一导电材料的一部分。形成方法更包含：在第一导电材料上的第二开口中镀覆第二导电材料；移除经图案化第二光阻；以及在移除经图案化第二光阻之后围绕第一导电材料以及第二导电材料沉积介电层。
-
Patent Agency Ranking
公开(公告)号：TWI690000B
公开(公告)日：2020-04-01
申请号：TW107127208
申请日：2018-08-06
Inventor： 謝昀蓁 , HSIEH, YUN-CHEN , 余振華 , YU, CHEN-HUA , 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG
IPC: H01L21/60
-
公开(公告)号：TW202008481A
公开(公告)日：2020-02-16
申请号：TW107139396
申请日：2018-11-06
Inventor： 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG , 謝昀蓁 , HSIEH, YUN-CHEN
IPC: H01L21/60
Abstract: 在實施例中，一種方法包含：在晶粒上形成第一介電層，第一介電層包含感光性材料；固化第一介電層以降低第一介電層之感光度；藉由蝕刻來圖案化第一介電層以形成第一開口；在第一介電層之第一開口中形成第一金屬化圖案；在第一金屬化圖案及第一介電層上形成第二介電層，第二介電層包含感光性材料；藉由曝光及顯影來圖案化第二介電層以形成第二開口；以及在第二介電層之第二開口中形成第二金屬化圖案，第二金屬化圖案電連接至第一金屬化圖案。
Abstract in simplified Chinese: 在实施例中，一种方法包含：在晶粒上形成第一介电层，第一介电层包含感光性材料；固化第一介电层以降低第一介电层之感光度；借由蚀刻来图案化第一介电层以形成第一开口；在第一介电层之第一开口中形成第一金属化图案；在第一金属化图案及第一介电层上形成第二介电层，第二介电层包含感光性材料；借由曝光及显影来图案化第二介电层以形成第二开口；以及在第二介电层之第二开口中形成第二金属化图案，第二金属化图案电连接至第一金属化图案。
-
公开(公告)号：TW201911438A
公开(公告)日：2019-03-16
申请号：TW107125984
申请日：2018-07-27
Inventor： 蔡惠榕 , TSAI, HUI-JUNG , 郭宏瑞 , KUO, HUNG-JUI , 彭竣翔 , PENG, JYUN-SIANG
IPC: H01L21/60
Abstract: 提供一種整合扇出型封裝的製造方法。方法包含以下步驟。在基板上提供積體電路元件。在基板上形成絕緣密封體以密封積體電路元件的側壁。沿建構方向在積體電路元件和絕緣密封體上形成重佈線路結構。重佈線路結構的形成包含以下步驟。形成介電層和嵌入於介電層中的多個導通孔，其中導通孔中的每一個的橫向尺寸沿建構方向減小。在多個導通孔和介電層上形成多個導電佈線。
Abstract in simplified Chinese: 提供一种集成扇出型封装的制造方法。方法包含以下步骤。在基板上提供集成电路组件。在基板上形成绝缘密封体以密封集成电路组件的侧壁。沿建构方向在集成电路组件和绝缘密封体上形成重布线路结构。重布线路结构的形成包含以下步骤。形成介电层和嵌入于介电层中的多个导通孔，其中导通孔中的每一个的横向尺寸沿建构方向减小。在多个导通孔和介电层上形成多个导电布线。
-
公开(公告)号：TWI449140B
公开(公告)日：2014-08-11
申请号：TW099136673
申请日：2010-10-27
Inventor： 黃見翎 , HWANG, CHIEN LING , 蔡惠榕 , TSAI, HUI JUNG , 吳逸文 , WU, YI WEM , 劉重希 , LIU, CHUNG SHI
IPC: H01L23/488
CPC classification number: H01L21/7688 , C23C14/34 , C25D5/022 , C25D7/00 , H01L21/76879 , H01L21/76883 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L24/83 , H01L25/0657 , H01L2224/0361 , H01L2224/03826 , H01L2224/03831 , H01L2224/03912 , H01L2224/0401 , H01L2224/05166 , H01L2224/05181 , H01L2224/05572 , H01L2224/05647 , H01L2224/10126 , H01L2224/1145 , H01L2224/11452 , H01L2224/11462 , H01L2224/11464 , H01L2224/11622 , H01L2224/13147 , H01L2224/1354 , H01L2224/13565 , H01L2224/16148 , H01L2224/16225 , H01L2224/16227 , H01L2224/81024 , H01L2224/81193 , H01L2224/81447 , H01L2224/81815 , H01L2224/81911 , H01L2225/06513 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01038 , H01L2924/0104 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01073 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/1305 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/00 , H01L2224/05552
-
公开(公告)号：TWI688069B
公开(公告)日：2020-03-11
申请号：TW105119367
申请日：2016-06-21
Inventor： 陳玉芬 , CHEN, YU-FENG , 陳志華 , CHEN, CHIH-HUA , 余振華 , YU, CHEN-HUA , 劉重希 , LIU, CHUNG-SHI , 郭宏瑞 , KUO, HUNG-JUI , 蔡惠榕 , TSAI, HUI-JUNG , 蔡豪益 , TSAI, HAO-YI
IPC: H01L23/522 , H01L23/532
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.014 seconds)
