-
公开(公告)号：TW201911502A
公开(公告)日：2019-03-16
申请号：TW106129928
申请日：2017-09-01
Inventor： 陳威宇 , CHEN, WEI-YU , 謝靜華 , HSIEH, CHING-HUA , 劉重希 , LIU, CHUNG-SHI , 林修任 , LIN, HSIU-JEN , 張家綸 , CHANG, CHIA-LUN
Abstract: 一種整合扇出型封裝，所述整合扇出型封裝包括積體電路元件、絕緣包封體、重佈線路結構及多個導電端子。所述絕緣包封體在側向上包封所述積體電路元件的側壁。所述重佈線路結構設置在所述絕緣包封體及所述積體電路元件上。所述重佈線路結構電連接到所述積體電路元件且所述重佈線路結構包括多個球接墊。所述導電端子中的每一者包括導電球及環形助焊劑結構，其中所述導電球中的每一者設置在所述球接墊中的一個上且電連接到所述球接墊中的所述一個。所述環形助焊劑結構中的每一者設置在所述重佈線路結構上。所述環形助焊劑結構中的每一者圍繞所述導電球的底部部分設置且接觸所述導電球的所述底部部分。還提供一種製作整合扇出型封裝的方法。
Abstract in simplified Chinese: 一种集成扇出型封装，所述集成扇出型封装包括集成电路组件、绝缘包封体、重布线路结构及多个导电端子。所述绝缘包封体在侧向上包封所述集成电路组件的侧壁。所述重布线路结构设置在所述绝缘包封体及所述集成电路组件上。所述重布线路结构电连接到所述集成电路组件且所述重布线路结构包括多个球接垫。所述导电端子中的每一者包括导电球及环形助焊剂结构，其中所述导电球中的每一者设置在所述球接垫中的一个上且电连接到所述球接垫中的所述一个。所述环形助焊剂结构中的每一者设置在所述重布线路结构上。所述环形助焊剂结构中的每一者围绕所述导电球的底部部分设置且接触所述导电球的所述底部部分。还提供一种制作集成扇出型封装的方法。
-
公开(公告)号：TW201838048A
公开(公告)日：2018-10-16
申请号：TW106140609
申请日：2017-11-22
Inventor： 戴志軒 , TAI, CHIH HSUAN , 郭婷婷 , KUO, TING TING , 黃育智 , HUANG, YU CHIH , 林志偉 , LIN, CHIH WEI , 林修任 , LIN, HSIU JEN , 陳志華 , CHEN, CHIH HUA , 鄭明達 , CHENG, MING DA , 謝靜華 , HSIEH, CHING HUA , 蔡豪益 , TSAI, HAO YI , 劉重希 , LIU, CHUNG SHI
IPC: H01L21/60
Abstract: 一種形成封裝結構之方法包含設置半導體裝置在第一介電層上方，其中第一重分佈線在第一介電層中，形成模製化合物在第一介電層上方並與半導體裝置之側壁接觸，形成第二介電層在模製化合物及半導體裝置上方，形成第一開口在第二介電層、模製化合物及第一介電層中以暴露第一重分佈線，以及形成第一導體在第一開口中，其中第一導體經電連接至第一重分佈線。
Abstract in simplified Chinese: 一种形成封装结构之方法包含设置半导体设备在第一介电层上方，其中第一重分布线在第一介电层中，形成模制化合物在第一介电层上方并与半导体设备之侧壁接触，形成第二介电层在模制化合物及半导体设备上方，形成第一开口在第二介电层、模制化合物及第一介电层中以暴露第一重分布线，以及形成第一导体在第一开口中，其中第一导体经电连接至第一重分布线。
-
公开(公告)号：TW201543534A
公开(公告)日：2015-11-16
申请号：TW103146032
申请日：2014-12-29
Inventor： 潘興強 , PAN, SHING CHYANG , 謝靜華 , HSIEH, CHING HUA , 蔡明興 , TSAI, MING HSING , 章勳明 , JANG, SYUN MING
CPC classification number: H01J37/3447 , C23C14/046 , C23C14/352 , C23C14/5873 , H01J37/3405
Abstract: 本發明針對一種材料層沉積系統。材料層沉積系統包括一晶圓台座，配置以在限制擋板結構中支持至少一晶圓、以及一目標承載結構，位於晶圓台座之上且在限制擋板結構之一相反側。目標承載結構是配置以支持一濺鍍目標。材料層沉積系統更包括一準直器，設置在限制擋板結構之中且在晶圓台座和目標承載結構之間、一電力源連接準直器以提供電力、以及一控制系統，配置以控制連接準直器的電力源。
Abstract in simplified Chinese: 本发明针对一种材料层沉积系统。材料层沉积系统包括一晶圆台座，配置以在限制挡板结构中支持至少一晶圆、以及一目标承载结构，位于晶圆台座之上且在限制挡板结构之一相反侧。目标承载结构是配置以支持一溅镀目标。材料层沉积系统更包括一准直器，设置在限制挡板结构之中且在晶圆台座和目标承载结构之间、一电力源连接准直器以提供电力、以及一控制系统，配置以控制连接准直器的电力源。
-
公开(公告)号：TW201532147A
公开(公告)日：2015-08-16
申请号：TW103144817
申请日：2014-12-22
Inventor： 紀志堅 , CHI, CHIHCHIEN , 黃鴻儀 , HUANG, HUANGYI , 童思頻 , TUNG, SZUPING , 謝靜華 , HSIEH, CHINGHUA
IPC: H01L21/3205 , H01L23/482
CPC classification number: H01L21/76883 , H01L21/02068 , H01L21/02074 , H01L21/324 , H01L21/76826 , H01L21/76828 , H01L21/76834 , H01L21/76849 , H01L21/76862 , H01L21/76864 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L2924/0002 , H01L2924/00
Abstract: 一種積體電路內連線結構以及形成其的方法。內連線結構包含導線及在導線上方形成的可供選擇之覆蓋層。首先對半導體表面進行處理，以移除雜質，接著在導線及/或覆蓋層上方形成功能層，像是蝕刻停止層、層間介電層或其他類似的功能層。
Abstract in simplified Chinese: 一种集成电路内连接结构以及形成其的方法。内连接结构包含导线及在导在线方形成的可供选择之覆盖层。首先对半导体表面进行处理，以移除杂质，接着在导线及/或覆盖层上方形成功能层，像是蚀刻停止层、层间介电层或其他类似的功能层。
-
公开(公告)号：TW201511101A
公开(公告)日：2015-03-16
申请号：TW103115918
申请日：2014-05-05
Inventor： 紀志堅 , CHI, CHIH CHIEN , 黃鴻儀 , HUANG, HUANG YI , 童思頻 , TUNG, SZU PING , 謝靜華 , HSIEH, CHING HUA
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L23/5226 , H01L21/76805 , H01L21/76843 , H01L21/76849 , H01L21/7685 , H01L21/76868 , H01L23/04 , H01L23/528 , H01L23/53223 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本揭露提供一種半導體裝置，包括：導線，設於基板上；蓋層，設於導線之頂面，蓋層具有底面低於導線之頂面；第一介電層，設於蓋層上；及導孔，接觸蓋層之頂面，導孔嵌入第一介電層中。本揭露亦提供此半導體裝置之製造方法。
Abstract in simplified Chinese: 本揭露提供一种半导体设备，包括：导线，设于基板上；盖层，设于导线之顶面，盖层具有底面低于导线之顶面；第一介电层，设于盖层上；及导孔，接触盖层之顶面，导孔嵌入第一介电层中。本揭露亦提供此半导体设备之制造方法。
-
Patent Agency Ranking
公开(公告)号：TW201405751A
公开(公告)日：2014-02-01
申请号：TW102121681
申请日：2013-06-19
Inventor： 蘇莉玲 , SU, LI LIN , 謝靜華 , HSIEH, CHING HUA , 陳煌明 , CHEN, HUANG MING , 曹學文 , TSAU, HSUEH WEN
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L23/535 , H01L21/28035 , H01L21/28088 , H01L21/76805 , H01L21/76843 , H01L21/76847 , H01L21/76879 , H01L21/76895 , H01L23/485 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53295 , H01L29/4916 , H01L29/495 , H01L29/4966 , H01L29/66545 , H01L2924/0002 , H01L2924/00
Abstract: 本發明提供一種銅接觸插塞裝置，其包括一導電層，此導電層包括：一底部及位於底部上方之一側壁部分，其中側壁部分與底部之一端連接；一含鋁層，與導電層之底部重疊，其中含鋁層之一頂表面大致上與導電層之側壁部分之一頂邊緣齊平；一氧化鋁層，位於含鋁層之上；一含銅區域，位於氧化鋁層上方，並藉由氧化鋁層與含鋁層隔離；含銅區域透過導電層之側壁部分之頂邊緣與含鋁層電耦合。
Abstract in simplified Chinese: 本发明提供一种铜接触插塞设备，其包括一导电层，此导电层包括：一底部及位于底部上方之一侧壁部分，其中侧壁部分与底部之一端连接；一含铝层，与导电层之底部重叠，其中含铝层之一顶表面大致上与导电层之侧壁部分之一顶边缘齐平；一氧化铝层，位于含铝层之上；一含铜区域，位于氧化铝层上方，并借由氧化铝层与含铝层隔离；含铜区域透过导电层之侧壁部分之顶边缘与含铝层电耦合。
-
公开(公告)号：TWI383470B
公开(公告)日：2013-01-21
申请号：TW097124204
申请日：2008-06-27
Inventor： 蘇莉玲 , SU, LI LIN , 潘興強 , PAN, SHING CHYANG , 黃震麟 , HUANG, CHENG LIN , 謝靜華 , HSIEH, CHING HUA
IPC: H01L21/768
CPC classification number: H01L21/76843 , H01L21/2855 , H01L21/76834 , H01L21/76849 , H01L21/76865 , H01L21/76868 , H01L21/76873
-
公开(公告)号：TWI681470B
公开(公告)日：2020-01-01
申请号：TW107139398
申请日：2018-11-06
Inventor： 郭炫廷 , KUO, HSUAN-TING , 謝靜華 , HSIEH, CHING-HUA , 陳正庭 , CHEN, CHENG-TING , 林修任 , LIN, HSIU-JEN , 裴浩然 , PEI, HAO-JAN , 蔡鈺芃 , TSAI, YU-PENG , 張家綸 , CHANG, CHIA-LUN , 曹智強 , TSAO, CHIH-CHIANG , 鍾 宇軒 , CHUNG, PHILIP YU-SHUAN
-
公开(公告)号：TW201839942A
公开(公告)日：2018-11-01
申请号：TW106117818
申请日：2017-05-31
Inventor： 陳孟澤 , CHEN, MENG-TSE , 謝靜華 , HSIEH, CHING-HUA , 劉重希 , LIU, CHUNG-SHI , 林志偉 , LIN, CHIH-WEI
IPC: H01L23/495
Abstract: 一種半導體封裝及其製造方法。半導體封裝具有至少一個晶片、位於晶片旁邊的層間穿孔（through interlayer via）、以及包封晶片及層間穿孔的複合模製化合物（composite molding compound）。半導體封裝可更包括重佈線層（redistribution layer）及設置於重佈線層上的導電元件。
Abstract in simplified Chinese: 一种半导体封装及其制造方法。半导体封装具有至少一个芯片、位于芯片旁边的层间穿孔（through interlayer via）、以及包封芯片及层间穿孔的复合模制化合物（composite molding compound）。半导体封装可更包括重布线层（redistribution layer）及设置于重布线层上的导电组件。
-
公开(公告)号：TW201826407A
公开(公告)日：2018-07-16
申请号：TW106111520
申请日：2017-04-06
Inventor： 陳星兆 , CHEN, SHING CHAO , 林志偉 , LIN, CHIH WEI , 江宗憲 , CHIANG, TSUNG HSIEN , 鄭明達 , CHENG, MING DA , 謝靜華 , HSIEH, CHING HUA
IPC: H01L21/56
Abstract: 一種形成晶片封裝的方法，包括放置一半導體晶粒於承載基板上；形成保護層於承載基板上以圍繞半導體晶粒；形成介電層於保護層及半導體晶粒上；切除介電層之上部以改善介電層之平坦性；以及於切除介電層之上部之後，形成導電層於介電層上。
Abstract in simplified Chinese: 一种形成芯片封装的方法，包括放置一半导体晶粒于承载基板上；形成保护层于承载基板上以围绕半导体晶粒；形成介电层于保护层及半导体晶粒上；切除介电层之上部以改善介电层之平坦性；以及于切除介电层之上部之后，形成导电层于介电层上。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.024 seconds)
