-
公开(公告)号：TWI691021B
公开(公告)日：2020-04-11
申请号：TW107124270
申请日：2018-07-13
Inventor： 黃偉杰 , HUANG, WEI CHIEH , 陳界璋 , CHEN, JIEH JANG , 許峰嘉 , SHIU, FENG JIA , 徐晨祐 , HSU, CHERN YOW
IPC: H01L21/768 , H01L21/8239 , G11C5/12 , G11C5/06
-
公开(公告)号：TWI628817B
公开(公告)日：2018-07-01
申请号：TW105119696
申请日：2016-06-23
Inventor： 莊 學理 , CHUANG, HARRY-HAK-LAY , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG
-
公开(公告)号：TW201539730A
公开(公告)日：2015-10-16
申请号：TW103146487
申请日：2014-12-31
Inventor： 劉銘棋 , LIU, MING CHYI , 曾元泰 , TSENG, YUAN TAI , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG
CPC classification number: H01L45/1691 , H01L27/2436 , H01L45/04 , H01L45/122 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/1675
Abstract: 本發明關於電阻隨機存取記憶體(RRAM)裝置結構，其包含單層的薄導電蝕刻停止層於較下方之金屬內連線與RRAM單元之底電極之間。導電蝕刻停止層可簡化結構，且其蝕刻選擇性可保護下方的層狀物。導電蝕刻停止層之蝕刻可採用乾蝕刻或濕蝕刻，以落在較下方之金屬內連線上。在某些例子中，較下方的金屬內連線為銅，而蝕刻導電蝕刻停止層之步驟會露出銅，但不似習知方法一樣產生許多非揮發的銅蝕刻副產物。與習知方法相較，某些實施例揭露的技術可減少遮罩步驟的數目，並在形成底電極時省略化學機械研磨製程。
Abstract in simplified Chinese: 本发明关于电阻随机存取内存(RRAM)设备结构，其包含单层的薄导电蚀刻停止层于较下方之金属内连接与RRAM单元之底电极之间。导电蚀刻停止层可简化结构，且其蚀刻选择性可保护下方的层状物。导电蚀刻停止层之蚀刻可采用干蚀刻或湿蚀刻，以落在较下方之金属内连接上。在某些例子中，较下方的金属内连接为铜，而蚀刻导电蚀刻停止层之步骤会露出铜，但不似习知方法一样产生许多非挥发的铜蚀刻副产物。与习知方法相较，某些实施例揭露的技术可减少遮罩步骤的数目，并在形成底电极时省略化学机械研磨制程。
-
公开(公告)号：TWI569272B
公开(公告)日：2017-02-01
申请号：TW104133478
申请日：2015-10-13
Inventor： 宋福庭 , SUNG, FU TING , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG
IPC: G11C13/00
CPC classification number: H01L45/1233 , H01L45/08 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1675
-
公开(公告)号：TWI560917B
公开(公告)日：2016-12-01
申请号：TW103110610
申请日：2014-03-21
Inventor： 黃韋翰 , HUANG, WEI HANG , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG
CPC classification number: H01L43/02 , G11C11/161 , H01L43/08 , H01L43/10 , H01L43/12
-
Patent Agency Ranking
公开(公告)号：TW201639121A
公开(公告)日：2016-11-01
申请号：TW104138200
申请日：2015-11-19
Inventor： 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG
IPC: H01L27/105 , G11C11/02 , H01L21/8239
Abstract: 本揭露有關於一種具有延伸的上電極之磁阻式隨機存取記憶體裝置及其形成方法。在一些實施例中，上述磁阻式隨機存取記憶體裝置包括磁性穿隧接面排列於導電下電極上方。導電上電極排列於磁性穿隧接面上方，且包括下部分及上部分。下部分覆蓋於磁性穿隧接面之上並且受到封裝結構橫向地圍繞。上部分位於下部分及封裝結構之上，並且橫向地延伸超出導電上電極的下部分。藉由橫向地延伸超出下部分，上述導電上電極的上部分提供通孔比導電上電極的下部分更大的接合面積，因而減輕由覆蓋誤差所導致的製造通孔穿通。
Abstract in simplified Chinese: 本揭露有关于一种具有延伸的上电极之磁阻式随机存取内存设备及其形成方法。在一些实施例中，上述磁阻式随机存取内存设备包括磁性穿隧接面排列于导电下电极上方。导电上电极排列于磁性穿隧接面上方，且包括下部分及上部分。下部分覆盖于磁性穿隧接面之上并且受到封装结构横向地围绕。上部分位于下部分及封装结构之上，并且横向地延伸超出导电上电极的下部分。借由横向地延伸超出下部分，上述导电上电极的上部分提供通孔比导电上电极的下部分更大的接合面积，因而减轻由覆盖误差所导致的制造通孔穿通。
-
公开(公告)号：TW201535682A
公开(公告)日：2015-09-16
申请号：TW103145704
申请日：2014-12-26
Inventor： 徐晨祐 , HSU, CHERN YOW , 劉銘棋 , LIU, MING CHYI , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG , 陳 曉萌 , CHEN, XIAO-MENG , 王銓中 , WANG, CHEN JONG
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10814 , H01L27/10852 , H01L28/90
Abstract: 半導體配置包括主動區，其包括半導體裝置。半導體配置包括電容。電容包括第一電極於主動區上的至少一介電層上。第一電極圍繞電容中的開口空間。第一電極具有非線性的第一電極側壁。
Abstract in simplified Chinese: 半导体配置包括主动区，其包括半导体设备。半导体配置包括电容。电容包括第一电极于主动区上的至少一介电层上。第一电极围绕电容中的开口空间。第一电极具有非线性的第一电极侧壁。
-
公开(公告)号：TW201919148A
公开(公告)日：2019-05-16
申请号：TW107124270
申请日：2018-07-13
Inventor： 黃偉杰 , HUANG, WEI CHIEH , 陳界璋 , CHEN, JIEH JANG , 許峰嘉 , SHIU, FENG JIA , 徐晨祐 , HSU, CHERN YOW
IPC: H01L21/768 , H01L21/8239 , G11C5/12 , G11C5/06
Abstract: 一種半導體裝置之製造方法包括提供一基底，其具有：一導電柱體；一介電層，位於導電柱體上；以及複數個犧牲塊體，位於介電層上，上述犧牲塊體於上視角度中圍繞導電柱體。沉積一犧牲層以覆蓋上述犧牲塊體，犧牲層具有一凹口位於導電柱體正上方。沉積一硬式罩幕層於犧牲層上。自凹口底部去除一部分的硬式罩幕層。以硬式罩幕層作為蝕刻罩幕來蝕刻凹口的底部，藉以露出導電柱體的上表面。形成一導電材料於凹口內，導電材料實體接觸於導電柱體的上表面。
Abstract in simplified Chinese: 一种半导体设备之制造方法包括提供一基底，其具有：一导电柱体；一介电层，位于导电柱体上；以及复数个牺牲块体，位于介电层上，上述牺牲块体于上视角度中围绕导电柱体。沉积一牺牲层以覆盖上述牺牲块体，牺牲层具有一凹口位于导电柱体正上方。沉积一硬式罩幕层于牺牲层上。自凹口底部去除一部分的硬式罩幕层。以硬式罩幕层作为蚀刻罩幕来蚀刻凹口的底部，借以露出导电柱体的上表面。形成一导电材料于凹口内，导电材料实体接触于导电柱体的上表面。
-
公开(公告)号：TW201712909A
公开(公告)日：2017-04-01
申请号：TW105119696
申请日：2016-06-23
Inventor： 莊 學理 , CHUANG, HARRY-HAK-LAY , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG
CPC classification number: H01L43/08 , H01L27/228 , H01L43/12
Abstract: 本揭露之實施例係關於包括磁阻式隨機存取記憶體(Magnetoresistive Random-access Memory，簡稱MRAM)單元的積體電路。上述積體電路包括半導體基板及設於其上之互連結構。上述互連結構包括層層交互堆疊之複數個介電層及複數個金屬層。上述複數個金屬層包括下方金屬層及設於其上的上方金屬層。下電極設於下方金屬層上且電性接觸下方金屬層。磁性穿隧接面(Magnetic Tunneling Junction，簡稱MTJ)設於下電極之上表面上。上電極設於上述磁性穿隧接面之上表面上且直接電性接觸上方金屬層之下表面。
Abstract in simplified Chinese: 本揭露之实施例系关于包括磁阻式随机存取内存(Magnetoresistive Random-access Memory，简称MRAM)单元的集成电路。上述集成电路包括半导体基板及设于其上之互链接构。上述互链接构包括层层交互堆栈之复数个介电层及复数个金属层。上述复数个金属层包括下方金属层及设于其上的上方金属层。下电极设于下方金属层上且电性接触下方金属层。磁性穿隧接面(Magnetic Tunneling Junction，简称MTJ)设于下电极之上表面上。上电极设于上述磁性穿隧接面之上表面上且直接电性接触上方金属层之下表面。
-
公开(公告)号：TWI520392B
公开(公告)日：2016-02-01
申请号：TW102149206
申请日：2013-12-31
Inventor： 宋福庭 , SUNG, FU TING , 黃韋翰 , HUANG, WEI HANG , 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG
CPC classification number: H01L43/12 , H01L27/222 , H01L43/02 , H01L43/08 , H01L43/10
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.018 seconds)
