-
公开(公告)号：TWI576902B
公开(公告)日：2017-04-01
申请号：TW104139592
申请日：2015-11-27
发明人： 周振成 , CHOU, CHEN CHENG , 孫鍾仁 , SUN, CHUNG REN , 吳啓明 , WU, CHII MING , 吳政達 , WU, CHENG TA , 林子凱 , LIN, TZU KAI
IPC分类号： H01L21/28 , H01L21/283 , H01L29/06
CPC分类号： H01L29/1054 , H01L21/2253 , H01L21/26506 , H01L21/26513 , H01L21/26586 , H01L21/30604 , H01L21/31111 , H01L21/31155 , H01L21/76237 , H01L29/0649 , H01L29/66795 , H01L29/7849 , H01L29/785
-
公开(公告)号：TW201911392A
公开(公告)日：2019-03-16
申请号：TW107115043
申请日：2018-05-03
发明人： 曹鈞涵 , TSAO, CHUN HAN , 吳啟明 , WU, CHII MING , 陳奕寰 , CHEN, YI HUAN , 蔡正原 , TSAI, CHENG YUAN
IPC分类号： H01L21/28 , H01L21/336 , H01L29/40 , H01L29/66 , H01L29/78
摘要： 提供一種製造多電壓裝置的方法，此方法包含在半導體基底的邏輯區中形成一對邏輯閘極堆疊並且在多電壓裝置區中形成一對裝置閘極堆疊，這對邏輯閘極堆疊和這對裝置閘極堆疊包含第一虛設閘極材料，這對裝置閘極疊層也包含功函數調整層。此方法更包含在這對邏輯閘極堆疊上方沉積第二虛設閘極材料。以n型材料從這對邏輯閘極堆疊的第一邏輯閘極堆疊上方置換第一虛設閘極材料和第二虛設閘極材料。以p型材料從這對邏輯閘極堆疊的第二邏輯閘極堆疊上方置換第一虛設閘極材料和第二虛設閘極材料。
简体摘要： 提供一种制造多电压设备的方法，此方法包含在半导体基底的逻辑区中形成一对逻辑门极堆栈并且在多电压设备区中形成一对设备闸极堆栈，这对逻辑门极堆栈和这对设备闸极堆栈包含第一虚设闸极材料，这对设备闸极叠层也包含功函数调整层。此方法更包含在这对逻辑门极堆栈上方沉积第二虚设闸极材料。以n型材料从这对逻辑门极堆栈的第一逻辑门极堆栈上方置换第一虚设闸极材料和第二虚设闸极材料。以p型材料从这对逻辑门极堆栈的第二逻辑门极堆栈上方置换第一虚设闸极材料和第二虚设闸极材料。
-
公开(公告)号：TW201820478A
公开(公告)日：2018-06-01
申请号：TW106110574
申请日：2017-03-29
发明人： 吳啟明 , WU, CHII MING , 吳政達 , WU, CHENG TA
IPC分类号： H01L21/336
摘要： 製造半導體元件的一種半導體元件製造方法，包含在介電層中形成開口以暴露出基材中之導電區。此半導體元件製造方法進一步包含將摻雜材質之共形層沉積於開口之側壁與介電層之表面上。此方法進一步包含，藉由退火程序，將摻雜材質之共形層之摻雜質擴散進介電層。
简体摘要： 制造半导体组件的一种半导体组件制造方法，包含在介电层中形成开口以暴露出基材中之导电区。此半导体组件制造方法进一步包含将掺杂材质之共形层沉积于开口之侧壁与介电层之表面上。此方法进一步包含，借由退火进程，将掺杂材质之共形层之掺杂质扩散进介电层。
-
公开(公告)号：TWI696215B
公开(公告)日：2020-06-11
申请号：TW107115043
申请日：2018-05-03
发明人： 曹鈞涵 , TSAO, CHUN HAN , 吳啟明 , WU, CHII MING , 陳奕寰 , CHEN, YI HUAN , 蔡正原 , TSAI, CHENG YUAN
IPC分类号： H01L21/28 , H01L21/336 , H01L29/40 , H01L29/66 , H01L29/78
-
公开(公告)号：TWI566278B
公开(公告)日：2017-01-11
申请号：TW103146000
申请日：2014-12-29
发明人： 蔡彥明 , TSAI, YAN MING , 林威戎 , LIN, WEI JUNG , 陳方正 , CHEN, FANG CHENG , 吳啓明 , WU, CHII MING
IPC分类号： H01L21/265 , H01L21/285 , H01L21/324 , H01L21/8238 , H01L29/16
CPC分类号： H01L29/456 , H01L21/26506 , H01L21/28518 , H01L21/324 , H01L21/76814 , H01L21/76831 , H01L21/823814 , H01L27/092 , H01L27/0922 , H01L29/16 , H01L29/161 , H01L29/41725 , H01L29/45 , H01L29/6659
-
公开(公告)号：TW201639014A
公开(公告)日：2016-11-01
申请号：TW104139592
申请日：2015-11-27
发明人： 周振成 , CHOU, CHEN CHENG , 孫鍾仁 , SUN, CHUNG REN , 吳啓明 , WU, CHII MING , 吳政達 , WU, CHENG TA , 林子凱 , LIN, TZU KAI
IPC分类号： H01L21/28 , H01L21/283 , H01L29/06
CPC分类号： H01L29/1054 , H01L21/2253 , H01L21/26506 , H01L21/26513 , H01L21/26586 , H01L21/30604 , H01L21/31111 , H01L21/31155 , H01L21/76237 , H01L29/0649 , H01L29/66795 , H01L29/7849 , H01L29/785
摘要： 本揭露中製作鰭狀物場效電晶體(FinFET)之技術包含提供基板，其具有鰭狀結構；以及形成隔離區，其上表面具有第一表面形狀。斜向佈植掺質至上表面的邊緣部份。接著以蝕刻製程移除邊緣部份。在此例中，蝕刻製程對上表面之邊緣部份的蝕刻速率，大於對上表面之其他部份的蝕刻速率，並調整隔離區使其具有第二表面形狀。第二表面形狀之階高小於第一表面形狀之階高。上述斜向佈植與蝕刻製程，可在形成閘極結構之前，在形成閘極結構之後但在使鰭狀結構凹陷之前，或在使鰭狀結構凹陷之後。
简体摘要： 本揭露中制作鳍状物场效应管(FinFET)之技术包含提供基板，其具有鳍状结构；以及形成隔离区，其上表面具有第一表面形状。斜向布植掺质至上表面的边缘部份。接着以蚀刻制程移除边缘部份。在此例中，蚀刻制程对上表面之边缘部份的蚀刻速率，大于对上表面之其他部份的蚀刻速率，并调整隔离区使其具有第二表面形状。第二表面形状之阶高小于第一表面形状之阶高。上述斜向布植与蚀刻制程，可在形成闸极结构之前，在形成闸极结构之后但在使鳍状结构凹陷之前，或在使鳍状结构凹陷之后。
-
公开(公告)号：TW201539547A
公开(公告)日：2015-10-16
申请号：TW103146000
申请日：2014-12-29
发明人： 蔡彥明 , TSAI, YAN MING , 林威戎 , LIN, WEI JUNG , 陳方正 , CHEN, FANG CHENG , 吳啓明 , WU, CHII MING
IPC分类号： H01L21/265 , H01L21/285 , H01L21/324 , H01L21/8238 , H01L29/16
CPC分类号： H01L29/456 , H01L21/26506 , H01L21/28518 , H01L21/324 , H01L21/76814 , H01L21/76831 , H01L21/823814 , H01L27/092 , H01L27/0922 , H01L29/16 , H01L29/161 , H01L29/41725 , H01L29/45 , H01L29/6659
摘要： 本發明揭露形成矽化物接點於半導體裝置中的方法。上述方法包括提供半導體基板，其具有n型場效電晶體(nFET)區與p型場效電晶體(pFET)區；對nFET區中的n型掺雜矽(Si)與pFET區中的p型掺雜矽鍺(SiGe)進行預非晶佈植(PAI)製程，形成n型非晶矽(α-Si)結構與p型非晶矽鍺(α-SiGe)結構；沉積金屬層於α-Si結構與α-SiGe結構上；進行回火製程於半導體裝置上，並依據n型α-Si結構與p型α-SiGe結構之矽化物成長速率差異調整回火製程的升溫速率。在回火製程中完全消耗n型α-Si結構與p型α-SiGe結構，以形成非晶矽化物結構於nFET區與pFET區。
简体摘要： 本发明揭露形成硅化物接点于半导体设备中的方法。上述方法包括提供半导体基板，其具有n型场效应管(nFET)区与p型场效应管(pFET)区；对nFET区中的n型掺杂硅(Si)与pFET区中的p型掺杂硅锗(SiGe)进行预非晶布植(PAI)制程，形成n型非晶硅(α-Si)结构与p型非晶硅锗(α-SiGe)结构；沉积金属层于α-Si结构与α-SiGe结构上；进行回火制程于半导体设备上，并依据n型α-Si结构与p型α-SiGe结构之硅化物成长速率差异调整回火制程的升温速率。在回火制程中完全消耗n型α-Si结构与p型α-SiGe结构，以形成非晶硅化物结构于nFET区与pFET区。
-
公开(公告)号：TWI698913B
公开(公告)日：2020-07-11
申请号：TW106118725
申请日：2017-06-06
发明人： 吳政達 , WU, CHENG TA , 吳啟明 , WU, CHII MING , 張簡旭珂 , JANGJIAN, SHIU KO , 林坤賜 , LIN, KUN TZU , 張嵐芳 , CHANG, LAN FANG
IPC分类号： H01L21/20 , H01L21/22 , H01L21/324
-
公开(公告)号：TW201830480A
公开(公告)日：2018-08-16
申请号：TW106118725
申请日：2017-06-06
发明人： 吳政達 , WU, CHENG TA , 吳啟明 , WU, CHII MING , 張簡旭珂 , JANGJIAN, SHIU KO , 林坤賜 , LIN, KUN TZU , 張嵐芳 , CHANG, LAN FANG
IPC分类号： H01L21/20 , H01L21/22 , H01L21/324
摘要： 一種製備半導體元件之方法包括使用含氧材料摻雜層間介電層(ILD)之第一部分，其中層間介電層係在基板上方。此方法進一步包括使用較大種類材料摻雜層間介電層之第二部分。第二部分包括在第一部分下方之層間介電層之區域，且第二部分與基板分離。此方法進一步包括退火層間介電層。
简体摘要： 一种制备半导体组件之方法包括使用含氧材料掺杂层间介电层(ILD)之第一部分，其中层间介电层系在基板上方。此方法进一步包括使用较大种类材料掺杂层间介电层之第二部分。第二部分包括在第一部分下方之层间介电层之区域，且第二部分与基板分离。此方法进一步包括退火层间介电层。
-
公开(公告)号：TW201820534A
公开(公告)日：2018-06-01
申请号：TW106133952
申请日：2017-09-30
发明人： 吳政達 , WU, CHENG TA , 吳啟明 , WU, CHII MING , 薛森鴻 , SYUE, SEN HONG , 趙晟博 , CHAU, CHENG PO
IPC分类号： H01L21/762
摘要： 一種半導體元件包含一基材、一第一隔離結構、一第二隔離結構淺溝槽隔離以及複數半導體鰭片。此第一隔離結構係位於該基材上且具有一第一厚度。此第二隔離結構鄰接該第一隔離結構且具有一第二厚度。此第一厚度係不同於此第二厚度。此些半導體鰭片分別鄰接此第一隔離結構與此第二隔離結構。
简体摘要： 一种半导体组件包含一基材、一第一隔离结构、一第二隔离结构浅沟槽隔离以及复数半导体鳍片。此第一隔离结构系位于该基材上且具有一第一厚度。此第二隔离结构邻接该第一隔离结构且具有一第二厚度。此第一厚度系不同于此第二厚度。此些半导体鳍片分别邻接此第一隔离结构与此第二隔离结构。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.024 秒)
