公开(公告)号：TWI591697B

公开(公告)日：2017-07-11

申请号：TW105110040

申请日：2016-03-30

申请人： 漢辰科技股份有限公司 ,  ADVANCED ION BEAM TECHNOLOGY, INC.

发明人： 鄧 念濠 ,  TANG, DANIEL ,  萬 志民 ,  WAN, ZHIMIN ,  李靜宜 ,  LI, CHING-I ,  林哲平 ,  LIN, GER-PIN

IPC分类号： H01L21/28 ,  H01L21/74 ,  H01L21/265 ,  H01L21/335

CPC分类号： H01L29/66795 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/324 ,  H01L21/76237 ,  H01L29/1083

公开(公告)号：TW201717396A

公开(公告)日：2017-05-16

申请号：TW105116294

申请日：2013-06-14

申请人： 英特爾公司 ,  INTEL CORPORATION

发明人： 卡佩拉尼 安娜麗莎 ,  CAPPELLANI, ANNALISA ,  庫恩 科林J ,  KUHN, KELIN J. ,  瑞歐斯 拉斐爾 ,  RIOS, RAFAEL ,  葛梅茲 哈瑞 ,  GOMEZ, HARRY

IPC分类号： H01L29/78 ,  H01L21/76

CPC分类号： H01L21/76237 ,  H01L21/76232 ,  H01L27/088 ,  H01L27/1207 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/7851

摘要： 形成於相同塊狀基板上的隔離及塊狀半導體裝置以及用以形成此種裝置的方法被描述。舉例來說，一種半導體結構包括具有置於一塊狀基板之上的一第一半導體本體的一第一半導體裝置。第一半導體本體具有有一第一水平面的一最上層表面。半導體結構也包括具有置於一隔離底座之上的一第二半導體本體的一第二半導體裝置。隔離底座置於塊狀基板上。第二半導體本體具有有一最上層表面的一第二水平面。第一與第二水平面是共面的。

简体摘要： 形成于相同块状基板上的隔离及块状半导体设备以及用以形成此种设备的方法被描述。举例来说，一种半导体结构包括具有置于一块状基板之上的一第一半导体本体的一第一半导体设备。第一半导体本体具有有一第一水平面的一最上层表面。半导体结构也包括具有置于一隔离底座之上的一第二半导体本体的一第二半导体设备。隔离底座置于块状基板上。第二半导体本体具有有一最上层表面的一第二水平面。第一与第二水平面是共面的。

公开(公告)号：TWI576902B

公开(公告)日：2017-04-01

申请号：TW104139592

申请日：2015-11-27

申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

发明人： 周振成 ,  CHOU, CHEN CHENG ,  孫鍾仁 ,  SUN, CHUNG REN ,  吳啓明 ,  WU, CHII MING ,  吳政達 ,  WU, CHENG TA ,  林子凱 ,  LIN, TZU KAI

IPC分类号： H01L21/28 ,  H01L21/283 ,  H01L29/06

CPC分类号： H01L29/1054 ,  H01L21/2253 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/31155 ,  H01L21/76237 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/785

公开(公告)号：TW201630124A

公开(公告)日：2016-08-16

申请号：TW104135411

申请日：2015-10-28

申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

发明人： 青野英樹 ,  AONO, HIDEKI ,  吉田哲也 ,  YOSHIDA, TETSUYA ,  小笠原誠 ,  OGASAWARA, MAKOTO ,  岡本真一 ,  OKAMOTO, SHINICHI

IPC分类号： H01L21/8238 ,  H01L21/762 ,  H01L27/092 ,  H01L29/06

CPC分类号： H01L21/823878 ,  H01L21/26506 ,  H01L21/76237 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/6659

摘要： 本發明係一種半導體裝置及其製造方法，其課題為使半導體裝置之信賴性提升。 解決手段係於加以形成於半導體基板(SB)的溝(TR)內，加以埋入將氧化矽作為主體之元件分離範圍(ST)，而於以元件分離範圍(ST)所圍繞之活性範圍(AC1)之半導體基板(SB)上，藉由閘極絕緣膜而加以形成MISFET用之閘極電極(GE1)。閘極電極(GE1)係一部分則延伸存在於元件分離範圍(ST)上，另外，溝(TR)之內面係被加以氮化。在閘極電極(GE1)之下方中，於元件分離範圍(ST)與MISFET之通道範圍之邊界附近，加以導入有氟。

简体摘要： 本发明系一种半导体设备及其制造方法，其课题为使半导体设备之信赖性提升。 解决手段系于加以形成于半导体基板(SB)的沟(TR)内，加以埋入将氧化硅作为主体之组件分离范围(ST)，而于以组件分离范围(ST)所围绕之活性范围(AC1)之半导体基板(SB)上，借由闸极绝缘膜而加以形成MISFET用之闸极电极(GE1)。闸极电极(GE1)系一部分则延伸存在于组件分离范围(ST)上，另外，沟(TR)之内面系被加以氮化。在闸极电极(GE1)之下方中，于组件分离范围(ST)与MISFET之信道范围之边界附近，加以导入有氟。

公开(公告)号：TWI520263B

公开(公告)日：2016-02-01

申请号：TW099125276

申请日：2010-07-30

申请人： 格羅方德半導體公司 ,  GLOBALFOUNDRIES US INC.

发明人： 坎姆勒 索斯頓 ,  KAMMLER, THORSTEN ,  維特 馬西 ,  WIATR, MACIEJ ,  布其克 羅曼 ,  BOSCHKE, ROMAN ,  傑瓦卡 彼特 ,  JAVORKA, PETER

IPC分类号： H01L21/762 ,  H01L21/28 ,  H01L21/336 ,  H01L27/11

CPC分类号： H01L21/823871 ,  H01L21/76229 ,  H01L21/76237 ,  H01L21/76895 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1104

公开(公告)号：TWI413167B

公开(公告)日：2013-10-21

申请号：TW096132663

申请日：2007-08-31

申请人： 豪威科技股份有限公司 ,  OMNIVISION TECHNOLOGIES, INC.

发明人： 弘Q 董 ,  DOAN, HUNG Q. ,  艾瑞克G 史蒂文斯 ,  STEVENS, ERIC G.

IPC分类号： H01L21/265 ,  H01L21/76

CPC分类号： H01L21/76237 ,  H01L21/823481 ,  H01L27/1463 ,  H01L27/14689

公开(公告)号：TW201209958A

公开(公告)日：2012-03-01

申请号：TW100123907

申请日：2011-07-06

申请人： 台灣積體電路製造股份有限公司

发明人： 傅士奇 ,  曾凱 ,  呂文禎

IPC分类号： H01L

CPC分类号： H01L27/14887 ,  H01L21/76237 ,  H01L27/1463 ,  H01L27/14654 ,  H01L27/14672 ,  H01L27/14683 ,  H01L27/14689 ,  H01L31/18

摘要： 提供製備自我對準隔離區方法的實施例,其製備複數個自我對準隔離區於一基材上之二個鄰近感測元件間,以降低鄰近之串音(Cross-talk)(或散輝現象(Blooming))。此些方法使用氧化物植入罩幕,來形成深摻雜區且亦形成淺摻雜區。在一些實施例中,淺摻雜區係較窄,且係藉由沉積共形之介電層於氧化物植入罩幕上方,來窄化用以植入之開口而形成。

简体摘要： 提供制备自我对准隔离区方法的实施例,其制备复数个自我对准隔离区于一基材上之二个邻近传感组件间,以降低邻近之串音(Cross-talk)(或散辉现象(Blooming))。此些方法使用氧化物植入罩幕,来形成深掺杂区且亦形成浅掺杂区。在一些实施例中,浅掺杂区系较窄,且系借由沉积共形之介电层于氧化物植入罩幕上方,来窄化用以植入之开口而形成。

公开(公告)号：TWI323019B

公开(公告)日：2010-04-01

申请号：TW092134303

申请日：2003-12-05

申请人： 松下電器產業股份有限公司

发明人： 太田宗吾 ,  內田幹也 ,  松長誠之

IPC分类号： H01L

CPC分类号： H01L21/76237 ,  G01J1/44 ,  H01L27/1463 ,  H01L27/14689

摘要： 為提供一種能使再生畫面上之偏差變小之高性能固態攝影裝置。
固態攝影裝置，係具備：呈矩陣狀地配置在半導體基板上之複數個像素單元、以及用以驅動各像素單元之驅動機構；各像素單元係包含：光二極體、MOS電晶體、以及元件隔離部2，該元件隔離部2係以使該光二極體和MOS電晶體隔離的方式在該半導體基板上挖設STI(淺槽隔離)而形成；在半導體基板7，係以包圍該元件隔離部之側壁和底面的方式來形成STI洩漏阻絕層1，該STI洩漏阻絕層1係導入有與MOS電晶體之源極/汲極區域呈相反導電型之雜質。 A solid-state imaging device that achieves a reduction in variations appearing on a reproducing screen is provided. The solid-state imaging device includes a plurality of pixel cells that are laid out in matrix form on a semiconductor substrate and a driving unit that is provided to drive the plurality of pixel cells. Each of the plurality of pixel cells includes a photodiode, a MOS transistor, and an element isolating portion 2 that is formed so that the photodiode and the MOS transistor are isolated from each other. The element isolating portion 2 is formed of a STI (Shallow Trench Isolation) that is a grooved portion of the semiconductor substrate. In the semiconductor substrate 7, a ST1 leakage stopper 1 in which an impurity of a conductive type opposite to a conductive type of source/drain regions in the MOS transistor is introduced is formed to enclose side wallsand a bottom face of the element isolating portion 2. 【創作特點】 在設有此種STI元件隔離部2及2A之MOS型固態攝影裝置，可看到結晶缺陷52及結晶缺陷53係在再生畫面上，成為數個至數千個之白色輸出之大的點缺陷。其數目係依據STI之形成方法或攝影裝置之規模來決定。
STI應力缺陷層95係產生逆向漏電流89，因此，在再生畫面上，觀測到小且不均勻之偏差。
習知，雖有由於前者之結晶缺陷52及結晶缺陷53所造成之局部點缺陷的問題，但是，能夠藉由最近數位技術之進步，來補正由於數目少之結晶缺陷52及結晶缺陷53所造成之白傷，因此，並沒有成為大問題。
但是，在補正由於STI應力缺陷層95所造成之小且不均勻之偏差時，為了將涵蓋畫面整體而產生之偏差加以補正，因此，需要大容量之記憶體。所以，為了補正而會有系統成本變大之問題產生。
本發明之目的係提供能使再生畫面上之偏差變小之高性能固態攝影裝置及其製造方法。
本發明之固態攝影裝置，其特徵在於，具備：呈矩陣狀地配置在半導體基板上之複數個像素單元、以及用以驅動各像素單元之驅動機構；各像素單元係包含：光二極體，係將入射光轉換為信號電荷並儲存；至少1個MOS電晶體，係用以將儲存在該光二極體之信號電荷加以讀出；及元件隔離部，係以使該光二極體和MOS電晶體隔離的方式，在該半導體基板挖設STI(淺槽隔離)而形成；在該半導體基板，係以包圍該元件隔離部之側壁和底面的方式來形成STI洩漏阻絕層，該STI洩漏阻絕層係導入有與該MOS電晶體之源極/汲極區域呈相反導電型之雜質，該元件隔離部之側壁和底面係形成該半導體基板之挖設槽部。
本發明之固態攝影裝置之製造方法，係用以製造本發明之固態攝影裝置者，其特徵在於，包含：槽形成步驟，係挖設該半導體基板而形成槽，俾將該光二極體與MOS電晶體隔離；離子注入步驟，將離子注入該槽，俾形成用以將該槽之側壁和底面包圍之該STI洩漏阻絕層；元件隔離部形成步驟，係將藉由該STI(淺槽隔離)所形成之該元件隔離部，形成在該槽；光二極體形成步驟，係在該元件隔離部形成步驟後，將該光二極體形成在該半導體基板；以及MOS電晶體形成步驟，係以藉由該元件隔離部來與該光二極體隔離的方式，將該MOS電晶體形成在該半導體基板。

简体摘要： 为提供一种能使再生画面上之偏差变小之高性能固态摄影设备。 固态摄影设备，系具备：呈矩阵状地配置在半导体基板上之复数个像素单元、以及用以驱动各像素单元之驱动机构；各像素单元系包含：光二极管、MOS晶体管、以及组件隔离部2，该组件隔离部2系以使该光二极管和MOS晶体管隔离的方式在该半导体基板上挖设STI(浅槽隔离)而形成；在半导体基板7，系以包围该组件隔离部之侧壁和底面的方式来形成STI泄漏阻绝层1，该STI泄漏阻绝层1系导入有与MOS晶体管之源极/汲极区域呈相反导电型之杂质。 A solid-state imaging device that achieves a reduction in variations appearing on a reproducing screen is provided. The solid-state imaging device includes a plurality of pixel cells that are laid out in matrix form on a semiconductor substrate and a driving unit that is provided to drive the plurality of pixel cells. Each of the plurality of pixel cells includes a photodiode, a MOS transistor, and an element isolating portion 2 that is formed so that the photodiode and the MOS transistor are isolated from each other. The element isolating portion 2 is formed of a STI (Shallow Trench Isolation) that is a grooved portion of the semiconductor substrate. In the semiconductor substrate 7, a ST1 leakage stopper 1 in which an impurity of a conductive type opposite to a conductive type of source/drain regions in the MOS transistor is introduced is formed to enclose side wallsand a bottom face of the element isolating portion 2. 【创作特点】 在设有此种STI组件隔离部2及2A之MOS型固态摄影设备，可看到结晶缺陷52及结晶缺陷53系在再生画面上，成为数个至数千个之白色输出之大的点缺陷。其数目系依据STI之形成方法或摄影设备之规模来决定。 STI应力缺陷层95系产生逆向漏电流89，因此，在再生画面上，观测到小且不均匀之偏差。 习知，虽有由于前者之结晶缺陷52及结晶缺陷53所造成之局部点缺陷的问题，但是，能够借由最近数码技术之进步，来补正由于数目少之结晶缺陷52及结晶缺陷53所造成之白伤，因此，并没有成为大问题。 但是，在补正由于STI应力缺陷层95所造成之小且不均匀之偏差时，为了将涵盖画面整体而产生之偏差加以补正，因此，需要大容量之内存。所以，为了补正而会有系统成本变大之问题产生。 本发明之目的系提供能使再生画面上之偏差变小之高性能固态摄影设备及其制造方法。 本发明之固态摄影设备，其特征在于，具备：呈矩阵状地配置在半导体基板上之复数个像素单元、以及用以驱动各像素单元之驱动机构；各像素单元系包含：光二极管，系将入射光转换为信号电荷并存储；至少1个MOS晶体管，系用以将存储在该光二极管之信号电荷加以读出；及组件隔离部，系以使该光二极管和MOS晶体管隔离的方式，在该半导体基板挖设STI(浅槽隔离)而形成；在该半导体基板，系以包围该组件隔离部之侧壁和底面的方式来形成STI泄漏阻绝层，该STI泄漏阻绝层系导入有与该MOS晶体管之源极/汲极区域呈相反导电型之杂质，该组件隔离部之侧壁和底面系形成该半导体基板之挖设槽部。 本发明之固态摄影设备之制造方法，系用以制造本发明之固态摄影设备者，其特征在于，包含：槽形成步骤，系挖设该半导体基板而形成槽，俾将该光二极管与MOS晶体管隔离；离子注入步骤，将离子注入该槽，俾形成用以将该槽之侧壁和底面包围之该STI泄漏阻绝层；组件隔离部形成步骤，系将借由该STI(浅槽隔离)所形成之该组件隔离部，形成在该槽；光二极管形成步骤，系在该组件隔离部形成步骤后，将该光二极管形成在该半导体基板；以及MOS晶体管形成步骤，系以借由该组件隔离部来与该光二极管隔离的方式，将该MOS晶体管形成在该半导体基板。

公开(公告)号：TW200847337A

公开(公告)日：2008-12-01

申请号：TW096117335

申请日：2007-05-16

申请人： 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

发明人： 趙海軍 ZHAO, HAI JUN

IPC分类号： H01L

CPC分类号： H01L21/76235 ,  H01L21/76237

摘要： 本發明提出一種淺溝隔離結構之製備方法,其首先形成至少一溝渠於一半導體基板之中,再進行一摻雜製程以將含氮摻質植入該溝渠上部之內壁,使得該含氮摻質在該溝渠上部之濃度高於在該溝渠下部之濃度。之後,形成一填滿該溝渠並覆蓋該半導體基板表面之旋塗式介電層,再進行一熱氧化製程以形成一覆蓋該溝渠內壁之氧化矽層。由於可抑制氧化速率之含氮摻質在該溝渠上部之濃度高於在該溝渠下部之濃度,因此該氧化矽層在該溝渠下部之厚度大於在該溝渠上部之厚度。

简体摘要： 本发明提出一种浅沟隔离结构之制备方法,其首先形成至少一沟渠于一半导体基板之中,再进行一掺杂制程以将含氮掺质植入该沟渠上部之内壁,使得该含氮掺质在该沟渠上部之浓度高于在该沟渠下部之浓度。之后,形成一填满该沟渠并覆盖该半导体基板表面之旋涂式介电层,再进行一热氧化制程以形成一覆盖该沟渠内壁之氧化硅层。由于可抑制氧化速率之含氮掺质在该沟渠上部之浓度高于在该沟渠下部之浓度,因此该氧化硅层在该沟渠下部之厚度大于在该沟渠上部之厚度。

公开(公告)号：TW200830381A

公开(公告)日：2008-07-16

申请号：TW096132663

申请日：2007-08-31

申请人： 柯達公司 EASTMAN KODAK COMPANY

发明人： 弘Q 董 DOAN, HUNG Q. ,  艾瑞克G 史蒂文斯 STEVENS, ERIC G.

IPC分类号： H01L

CPC分类号： H01L21/76237 ,  H01L21/823481 ,  H01L27/1463 ,  H01L27/14689

摘要： 一種用於在影像感應器之淺溝槽隔離區中製造轉角植入物的方法,其包含在半導體基板上的覆蓋蝕刻終止層之第一硬式遮罩層上形成光阻層的步驟。光阻遮罩經圖案化以產生一開口,且第一硬式遮罩層之暴露於該開口中之部分經蝕刻清除直至蝕刻終止層。透過所暴露之蝕刻終止層將第一摻雜物植入於半導體基板中。移除光阻遮罩,且在剩餘之結構上形成第二硬式遮罩層並予以蝕刻以沿著該第一硬式遮罩層之側邊緣產生側壁間隔物。位於側壁間隔物之間之蝕刻終止層及半導體基板經蝕刻以產生溝槽及第二摻雜物。

简体摘要： 一种用于在影像感应器之浅沟槽隔离区中制造转角植入物的方法,其包含在半导体基板上的覆盖蚀刻终止层之第一硬式遮罩层上形成光阻层的步骤。光阻遮罩经图案化以产生一开口,且第一硬式遮罩层之暴露于该开口中之部分经蚀刻清除直至蚀刻终止层。透过所暴露之蚀刻终止层将第一掺杂物植入于半导体基板中。移除光阻遮罩,且在剩余之结构上形成第二硬式遮罩层并予以蚀刻以沿着该第一硬式遮罩层之侧边缘产生侧壁间隔物。位于侧壁间隔物之间之蚀刻终止层及半导体基板经蚀刻以产生沟槽及第二掺杂物。