利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.02 秒)

    半導體裝置及其製造方法
    2.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号：TW201521184A

    公开(公告)日：2015-06-01

    申请号：TW103137268

    申请日：2014-10-28

    申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    发明人： 大和田福夫 ,  OWADA, FUKUO

    IPC分类号： H01L27/115 ,  H01L21/28

    CPC分类号： H01L29/792 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02238 ,  H01L21/02326 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66833

    摘要： 本發明使具有非揮發性記憶體之半導體裝置之性能提高。 記憶體單元MC包括：控制閘極電極CG，其介隔絕緣膜GI而形成於半導體基板SB上；以及記憶體閘極電極MG，其介隔絕緣膜MZ而形成於半導體基板SB上，且介隔絕緣膜MZ而與控制閘極電極CG相鄰。絕緣膜MZ具有絕緣膜MZ1、該絕緣膜MZ1上之絕緣膜MZ2、及該絕緣膜MZ2上之絕緣膜MZ3。絕緣膜MZ2為具有電荷積累功能之絕緣膜，絕緣膜MZ1及絕緣膜MZ3各自之能帶間隙大於絕緣膜MZ2之能帶間隙。絕緣膜MZ2之於半導體基板SB與記憶體閘極電極MG之間延伸之部分、與於控制閘極電極CG與記憶體閘極電極之間延伸之部分之間的內角為90°以上，藉由記憶體閘極電極MG之下表面MG1與側面MG2形成之角部MG3之內角未達90°。

    简体摘要： 本发明使具有非挥发性内存之半导体设备之性能提高。 内存单元MC包括：控制闸极电极CG，其介隔绝缘膜GI而形成于半导体基板SB上；以及内存闸极电极MG，其介隔绝缘膜MZ而形成于半导体基板SB上，且介隔绝缘膜MZ而与控制闸极电极CG相邻。绝缘膜MZ具有绝缘膜MZ1、该绝缘膜MZ1上之绝缘膜MZ2、及该绝缘膜MZ2上之绝缘膜MZ3。绝缘膜MZ2为具有电荷积累功能之绝缘膜，绝缘膜MZ1及绝缘膜MZ3各自之能带间隙大于绝缘膜MZ2之能带间隙。绝缘膜MZ2之于半导体基板SB与内存闸极电极MG之间延伸之部分、与于控制闸极电极CG与内存闸极电极之间延伸之部分之间的内角为90°以上，借由内存闸极电极MG之下表面MG1与侧面MG2形成之角部MG3之内角未达90°。

    半導體裝置的製造方法
    4.
    发明专利
    半導體裝置的製造方法 审中-公开
    半导体设备的制造方法

    公开(公告)号：TW201614772A

    公开(公告)日：2016-04-16

    申请号：TW104126403

    申请日：2015-08-13

    申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    发明人： 大和田福夫 ,  OWADA, FUKUO

    IPC分类号： H01L21/8234 ,  H01L21/027 ,  H01L21/02 ,  H01L27/10

    CPC分类号： H01L27/11575 ,  H01L21/265 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/31111 ,  H01L21/31116 ,  H01L23/5256 ,  H01L27/11206 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/66833

    摘要： 本發明的課題是在於削減混載非揮發性記憶格及場效電晶體之半導體裝置的成本。 其解決手段是一實施形態的半導體裝置的製造方法使用覆蓋記憶體形成領域的閘極電極形成領域，且露出主電路形成領域(場效電晶體形成領域)的追加遮罩MSK2，將導體膜圖案化，藉此在記憶體形成領域形成非揮發性記憶格的閘極電極(S103)。其後，藉由原封不動使用上述的追加遮罩MSK2之離子注入法，在半導體基板內形成非揮發性記憶格的n-型半導體領域(S104)。

    简体摘要： 本发明的课题是在于削减混载非挥发性记忆格及场效应管之半导体设备的成本。 其解决手段是一实施形态的半导体设备的制造方法使用覆盖内存形成领域的闸极电极形成领域，且露出主电路形成领域(场效应管形成领域)的追加遮罩MSK2，将导体膜图案化，借此在内存形成领域形成非挥发性记忆格的闸极电极(S103)。其后，借由原封不动使用上述的追加遮罩MSK2之离子注入法，在半导体基板内形成非挥发性记忆格的n-型半导体领域(S104)。

    半導體裝置之製造方法
    6.
    发明专利
    半導體裝置之製造方法 审中-公开
    半导体设备之制造方法

    公开(公告)号：TW201622111A

    公开(公告)日：2016-06-16

    申请号：TW104129559

    申请日：2015-09-07

    申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    发明人： 大和田福夫 ,  OWADA, FUKUO ,  篠原正昭 ,  SHINOHARA, MASAAKI ,  丸山隆弘 ,  MARUYAMA, TAKAHIRO

    IPC分类号： H01L27/115

    CPC分类号： H01L27/11546 ,  H01L27/11529

    摘要： 本發明之目的在於提高半導體裝置之性能。 本發明之半導體裝置之製造方法係於半導體基板SB的主表面之記憶體形成區域MR中形成、且於內部具有電荷累積部之絕緣膜IFG上、及於半導體基板SB主表面之主電路形成區域AR中形成之絕緣膜IF7上，形成導電膜CF1。接著，於記憶體形成區域MR中，將導電膜CF1及絕緣膜IFG圖案化而形成閘極電極CG及閘極絕緣膜GIM，於主電路形成區域AR中，保留導電膜CF1及絕緣膜IF7。接著，於主電路形成區域AR中，將導電膜CF1及絕緣膜IF7圖案化而形成閘極電極GEL及閘極絕緣膜GIL。

    简体摘要： 本发明之目的在于提高半导体设备之性能。 本发明之半导体设备之制造方法系于半导体基板SB的主表面之内存形成区域MR中形成、且于内部具有电荷累积部之绝缘膜IFG上、及于半导体基板SB主表面之主电路形成区域AR中形成之绝缘膜IF7上，形成导电膜CF1。接着，于内存形成区域MR中，将导电膜CF1及绝缘膜IFG图案化而形成闸极电极CG及闸极绝缘膜GIM，于主电路形成区域AR中，保留导电膜CF1及绝缘膜IF7。接着，于主电路形成区域AR中，将导电膜CF1及绝缘膜IF7图案化而形成闸极电极GEL及闸极绝缘膜GIL。

    半導體記憶裝置
    7.
    发明专利
    半導體記憶裝置 审中-公开
    半导体记忆设备

    公开(公告)号：TW201342534A

    公开(公告)日：2013-10-16

    申请号：TW101142590

    申请日：2012-11-15

    申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    发明人： 大和田福夫 ,  OWADA, FUKUO

    IPC分类号： H01L21/8244 ,  H01L27/11 ,  H01L45/00 ,  H01L49/00 ,  G11C11/41 ,  G11C13/00

    CPC分类号： G11C11/21 ,  G11C14/009

    摘要： 本發明係一種半導體記憶裝置，其課題為謀求不揮發性記憶體部內藏之SRAM的特性提昇。解決手段為設置於構成SRAM之存取電晶體(Acc1)與位元線(BL)之間具有阻抗變換層(R)之ReRAM部(RM1)，設置於存取電晶體(Acc2)與位元線(/BL)之間具有阻抗變換層(R)之ReRAM部(RM2)。在SRAM通常動作期間結束時，例如，對於儲存交點(A)保持低電位(L=0V)，對於儲存交點(B)保持高電位(H=1.5V)之情況，由將ReRAM部(RM1)作為開啟狀態(ON)，將ReRAM部(RM2)作為關閉狀態(OFF)者，對於將SRAM之保持資料寫入於ReRAM部，再次成為SRAM通常動作之情況，對應於儲存交點(A)及(B)之資料轉回之同時，將ReRAM部(RM1)，(RM2)雙方作為開啟狀態(重置)。

    简体摘要： 本发明系一种半导体记忆设备，其课题为谋求不挥发性内存部内藏之SRAM的特性提升。解决手段为设置于构成SRAM之存取晶体管(Acc1)与比特线(BL)之间具有阻抗变换层(R)之ReRAM部(RM1)，设置于存取晶体管(Acc2)与比特线(/BL)之间具有阻抗变换层(R)之ReRAM部(RM2)。在SRAM通常动作期间结束时，例如，对于存储交点(A)保持低电位(L=0V)，对于存储交点(B)保持高电位(H=1.5V)之情况，由将ReRAM部(RM1)作为打开状态(ON)，将ReRAM部(RM2)作为关闭状态(OFF)者，对于将SRAM之保持数据写入于ReRAM部，再次成为SRAM通常动作之情况，对应于存储交点(A)及(B)之数据转回之同时，将ReRAM部(RM1)，(RM2)双方作为打开状态(重置)。