公开(公告)号：TWI668841B

公开(公告)日：2019-08-11

申请号：TW104130335

申请日：2015-09-14

Applicant: 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 山部和治 ,  YAMABE, KAZUHARU ,  阿部真一郎 ,  ABE, SHINICHIRO ,  吉田省史 ,  YOSHIDA, SHOJI ,  山越英明 ,  YAMAKOSHI, HIDEAKI ,  工藤敏生 ,  KUDO, TOSHIO ,  村中誠志 ,  MURANAKA, SEIJI ,  大和田福夫 ,  OWADA, FUKUO ,  岡田大介 ,  OKADA, DAISUKE

IPC: H01L27/115

公开(公告)号：TWI645507B

公开(公告)日：2018-12-21

申请号：TW104102933

申请日：2015-01-29

Applicant: 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 大森和幸 ,  OMORI, KAZUYUKI ,  村中誠志 ,  MURANAKA, SEIJI ,  前川和義 ,  MAEKAWA, KAZUYOSHI

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/285 ,  H01L21/3205 ,  H01L23/532

公开(公告)号：TW201618237A

公开(公告)日：2016-05-16

申请号：TW104130335

申请日：2015-09-14

Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 山部和治 ,  YAMABE, KAZUHARU ,  阿部真一郎 ,  ABE, SHINICHIRO ,  吉田省史 ,  YOSHIDA, SHOJI ,  山越英明 ,  YAMAKOSHI, HIDEAKI ,  工藤敏生 ,  KUDO, TOSHIO ,  村中誠志 ,  MURANAKA, SEIJI ,  大和田福夫 ,  OWADA, FUKUO ,  岡田大介 ,  OKADA, DAISUKE

IPC: H01L21/8247

CPC classification number: H01L21/28282 ,  H01L21/28194 ,  H01L29/66833 ,  H01L29/792

Abstract: 本發明係一方面使半導體裝置之性能提昇，一方面使半導體裝置之製造工序中之產能提昇。 於半導體基板SB上，形成包含絕緣膜IF1、電荷儲存膜EC1、絕緣膜IFE、電荷儲存膜EC2及絕緣膜IF2之絕緣膜部IFP。電荷儲存膜EC1含有矽及氮，絕緣膜IFE含有矽及氧，電荷儲存膜EC2含有矽及氮。絕緣膜IFE之厚度係薄於電荷儲存膜EC1之厚度，電荷儲存膜EC2之厚度係厚於電荷儲存膜EC1之厚度。又，絕緣膜IFE係藉由使用含水之處理液，對電荷儲存膜EC1之上表面進行處理而形成。

Abstract in simplified Chinese: 本发明系一方面使半导体设备之性能提升，一方面使半导体设备之制造工序中之产能提升。 于半导体基板SB上，形成包含绝缘膜IF1、电荷存储膜EC1、绝缘膜IFE、电荷存储膜EC2及绝缘膜IF2之绝缘膜部IFP。电荷存储膜EC1含有硅及氮，绝缘膜IFE含有硅及氧，电荷存储膜EC2含有硅及氮。绝缘膜IFE之厚度系薄于电荷存储膜EC1之厚度，电荷存储膜EC2之厚度系厚于电荷存储膜EC1之厚度。又，绝缘膜IFE系借由使用含水之处理液，对电荷存储膜EC1之上表面进行处理而形成。

公开(公告)号：TW201546958A

公开(公告)日：2015-12-16

申请号：TW104102933

申请日：2015-01-29

Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 大森和幸 ,  OMORI, KAZUYUKI ,  村中誠志 ,  MURANAKA, SEIJI ,  前川和義 ,  MAEKAWA, KAZUYOSHI

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/285 ,  H01L21/3205 ,  H01L23/532

CPC classification number: H01L21/76843 ,  C23C14/0641 ,  C23C14/165 ,  C23C14/34 ,  H01L21/2855 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76876 ,  H01L21/76879 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本發明旨在提升半導體裝置之性能。於實施形態中，例如，使成膜時間從4.6秒加長至6.9秒。換言之，於實施形態中，加長成膜時間，而使氮化鉭膜之膜厚加 厚。具體而言，於實施形態中，加長成膜時間，俾使於與粗配線相連接之連接孔之底部所形成之氮化鉭膜之膜厚成為5nm以上10nm以下之範圍內。

Abstract in simplified Chinese: 本发明旨在提升半导体设备之性能。于实施形态中，例如，使成膜时间从4.6秒加长至6.9秒。换言之，于实施形态中，加长成膜时间，而使氮化钽膜之膜厚加 厚。具体而言，于实施形态中，加长成膜时间，俾使于与粗配线相连接之连接孔之底部所形成之氮化钽膜之膜厚成为5nm以上10nm以下之范围内。

公开(公告)号：TW201814838A

公开(公告)日：2018-04-16

申请号：TW106123438

申请日：2017-07-13

Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 村中誠志 ,  MURANAKA, SEIJI

IPC: H01L21/8234 ,  H01L21/28 ,  H01L21/265 ,  H01L21/30

CPC classification number: H01L29/66545 ,  H01L21/02068 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/26513 ,  H01L21/31053 ,  H01L21/32134 ,  H01L21/324 ,  H01L21/67057 ,  H01L21/67086 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/45 ,  H01L29/4966 ,  H01L29/517

Abstract: 本發明提高半導體裝置之可靠性。 於半導體基板SB上形成包含矽之虛設閘極電極即閘極電極DG之後，藉由離子佈植法，於半導體基板SB形成MISFET之源極或汲極用之半導體區域。然後，於半導體基板SB上，以覆蓋閘極電極DG之方式，形成絕緣膜IL1之後，研磨絕緣膜IL1，使閘極電極DG露出。然後，藉由APM對閘極電極DG之表面進行濕式蝕刻之後，藉由使用氨水之濕式蝕刻將閘極電極DG去除。其後，於將閘極電極DG去除後之區域形成MISFET用閘極電極。

Abstract in simplified Chinese: 本发明提高半导体设备之可靠性。 于半导体基板SB上形成包含硅之虚设闸极电极即闸极电极DG之后，借由离子布植法，于半导体基板SB形成MISFET之源极或汲极用之半导体区域。然后，于半导体基板SB上，以覆盖闸极电极DG之方式，形成绝缘膜IL1之后，研磨绝缘膜IL1，使闸极电极DG露出。然后，借由APM对闸极电极DG之表面进行湿式蚀刻之后，借由使用氨水之湿式蚀刻将闸极电极DG去除。其后，于将闸极电极DG去除后之区域形成MISFET用闸极电极。

公开(公告)号：TW201622107A

公开(公告)日：2016-06-16

申请号：TW104132832

申请日：2015-10-06

Applicant: 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

Inventor： 矢島明 ,  YAJIMA, AKIRA ,  村中誠志 ,  MURANAKA, SEIJI

IPC: H01L27/092 ,  H01L21/8234

CPC classification number: H01L24/08 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/023 ,  H01L2224/02317 ,  H01L2224/024 ,  H01L2224/033 ,  H01L2224/05166 ,  H01L2224/05554 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/05673 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/4807 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49431 ,  H01L2224/85345 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/20753 ,  H01L2224/45157 ,  H01L2924/00

Abstract: 使半導體裝置的積體度提升。 半導體裝置(1A)，係具有：形成於半導體基板(1P)上的複數個Al配線層(5、7、9)；形成於複數個Al配線層(5、7、9)的最上層的墊電極(9a)；於墊電極(9a)上具有墊開口(10a)的基底絕緣膜(10)；以及電氣連接於墊電極(9a)，延伸於基底絕緣膜(10)上的再配線(RM)。再者，半導體裝置(1A)，係具有：覆蓋再配線(RM)的上表面，具有使再配線(RM)的上表面的一部分曝露的外部墊開口(12a)的保護膜(12)；外部墊開口(12a)中，電氣連接於再配線(RM)，延伸於保護膜(12)上的外部墊電極(13)；以及連接於外部墊電極(13)的電線(27)。並且，外部墊電極(13)的一部分，係位於再配線(RM)的外側的區域。

Abstract in simplified Chinese: 使半导体设备的积体度提升。 半导体设备(1A)，系具有：形成于半导体基板(1P)上的复数个Al配线层(5、7、9)；形成于复数个Al配线层(5、7、9)的最上层的垫电极(9a)；于垫电极(9a)上具有垫开口(10a)的基底绝缘膜(10)；以及电气连接于垫电极(9a)，延伸于基底绝缘膜(10)上的再配线(RM)。再者，半导体设备(1A)，系具有：覆盖再配线(RM)的上表面，具有使再配线(RM)的上表面的一部分曝露的外部垫开口(12a)的保护膜(12)；外部垫开口(12a)中，电气连接于再配线(RM)，延伸于保护膜(12)上的外部垫电极(13)；以及连接于外部垫电极(13)的电线(27)。并且，外部垫电极(13)的一部分，系位于再配线(RM)的外侧的区域。