公开(公告)号：TW201635549A

公开(公告)日：2016-10-01

申请号：TW104140313

申请日：2015-12-02

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  莫希 安拿 ,  MURTHY, ANAND ,  雷奧洛比 納迪亞 ,  RAHHAL-ORABI, NADIA ,  甘尼 塔何 ,  GHANI, TAHIR ,  葛雷斯 葛蘭 ,  GLASS, GLENN

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/762 ,  H01L27/108 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/42392 ,  H01L29/66484 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/78696 ,  H01L2029/7858

摘要： 一種設置在基板上包括磊晶的子鰭狀結構，其中該子鰭狀結構的第一部分係設置在該基板的一部分內，並且該子鰭狀結構的第二部分係設置相鄰於介電材料。鰭狀裝置結構係設置在該子鰭狀結構上，其中該鰭狀裝置結構包含該磊晶材料。襯墊係設在該子鰭狀結構的該第二部分和該介電材料之間。在本文中描述其它實施例。

简体摘要： 一种设置在基板上包括磊晶的子鳍状结构，其中该子鳍状结构的第一部分系设置在该基板的一部分内，并且该子鳍状结构的第二部分系设置相邻于介电材料。鳍状设备结构系设置在该子鳍状结构上，其中该鳍状设备结构包含该磊晶材料。衬垫系设在该子鳍状结构的该第二部分和该介电材料之间。在本文中描述其它实施例。

公开(公告)号：TW201824543A

公开(公告)日：2018-07-01

申请号：TW106127811

申请日：2017-08-16

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 肯奈爾 哈洛 ,  KENNEL, HAROLD ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/12 ,  H01L21/20

摘要： 此處揭露半導體裝置、計算裝置、和相關方法。一種半導體裝置包含種子材料、與種子材料接觸的磊晶材料、以及至少一量子區，該至少一量子區包含大於磊晶材料的彈性剛度的彈性剛度。該磊晶材料具有與種子材料的晶格參數相差至少閾值量的晶格參數。該量子區的晶格參數在該磊晶材料的該晶格參數的該閾值量內。一種方法包含在種子材料上設置磊晶材料，在該磊晶材料上設置量子區，以及在該量子區上設置該磊晶材料。

简体摘要： 此处揭露半导体设备、计算设备、和相关方法。一种半导体设备包含种子材料、与种子材料接触的磊晶材料、以及至少一量子区，该至少一量子区包含大于磊晶材料的弹性刚度的弹性刚度。该磊晶材料具有与种子材料的晶格参数相差至少阈值量的晶格参数。该量子区的晶格参数在该磊晶材料的该晶格参数的该阈值量内。一种方法包含在种子材料上设置磊晶材料，在该磊晶材料上设置量子区，以及在该量子区上设置该磊晶材料。

公开(公告)号：TW201523740A

公开(公告)日：2015-06-16

申请号：TW103137638

申请日：2010-10-12

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  趙 羅伯特 ,  CHAU, ROBERT ,  梅茲 馬修 ,  METZ, MATTHEW

IPC分类号： H01L21/336 ,  H01L29/15 ,  H01L29/78

CPC分类号： H01L29/66666 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783

摘要： 說明量子井為基的半導體裝置及形成量子井為基的半導體裝置之方法。一方法包括提供設置在基板上並包括量子井通道區域之異質結構。該方法亦包括形成源極與汲極材料區域於量子井通道區域上方。該方法亦包括形成溝渠在源極與汲極材料區域中，以提供與汲極區域分隔開來之源極區域。該方法亦包括形成閘極介電層於在源極與汲極區域之間的溝渠中；以及形成閘極電極於在閘極介電層上方的溝渠中。

简体摘要： 说明量子井为基的半导体设备及形成量子井为基的半导体设备之方法。一方法包括提供设置在基板上并包括量子井信道区域之异质结构。该方法亦包括形成源极与汲极材料区域于量子井信道区域上方。该方法亦包括形成沟渠在源极与汲极材料区域中，以提供与汲极区域分隔开来之源极区域。该方法亦包括形成闸极介电层于在源极与汲极区域之间的沟渠中；以及形成闸极电极于在闸极介电层上方的沟渠中。

公开(公告)号：TW201820620A

公开(公告)日：2018-06-01

申请号：TW106128621

申请日：2017-08-23

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/10 ,  H01L29/772 ,  H01L21/336

摘要： 一實施例包括電晶體，其包含：第一、第二及第三層，各自包括III-V族材料；通道，包括在該第二層中，該第二層在該第一與該第三層之間；以及閘極，具有第一閘極部分及第二閘極部分，其中(a)(i)該第一層及該第三層被摻雜，(a)(ii)該通道在該第一閘極部分與第二閘極部分之間且該第二閘極部分在該通道與基板之間，(a)(iii)第一軸線與該第一層、該第二層及該第三層相交但不與該第一閘極部分相交，且(a)(iv)平行於該第一軸線的第二軸線與該第一閘極部分及該第二閘極部分及該通道相交。其他實施例描述於本文中。

简体摘要： 一实施例包括晶体管，其包含：第一、第二及第三层，各自包括III-V族材料；信道，包括在该第二层中，该第二层在该第一与该第三层之间；以及闸极，具有第一闸极部分及第二闸极部分，其中(a)(i)该第一层及该第三层被掺杂，(a)(ii)该信道在该第一闸极部分与第二闸极部分之间且该第二闸极部分在该信道与基板之间，(a)(iii)第一轴线与该第一层、该第二层及该第三层相交但不与该第一闸极部分相交，且(a)(iv)平行于该第一轴线的第二轴线与该第一闸极部分及该第二闸极部分及该信道相交。其他实施例描述于本文中。

公开(公告)号：TW201816936A

公开(公告)日：2018-05-01

申请号：TW106128295

申请日：2017-08-21

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  羅伊斯 瑞菲爾 ,  RIOS, RAFAEL ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  阿格拉瓦 艾希許 ,  AGRAWAL, ASHISH ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  成承訓 ,  SUNG, SEUNG HOON ,  勒 凡 ,  LE, VAN

IPC分类号： H01L21/76 ,  H01L29/772

摘要： 實施例包括裝置，其包含：基板；在該基板上的介電層且其包括凹槽；包括第一材料的該凹槽的第一部分，該第一材料包含III-V族材料和IV族材料之至少一者；以及該凹槽的第二部分，位於該第一部分與該基板之間，其包括第二材料和上區域及下區域；其中：(a)(i)在該上區域中的該第二材料具有比在該下區域中的第二材料更少的缺陷，以及(a)(ii)該第一材料為應變的。其它實施例係於此說明。

简体摘要： 实施例包括设备，其包含：基板；在该基板上的介电层且其包括凹槽；包括第一材料的该凹槽的第一部分，该第一材料包含III-V族材料和IV族材料之至少一者；以及该凹槽的第二部分，位于该第一部分与该基板之间，其包括第二材料和上区域及下区域；其中：(a)(i)在该上区域中的该第二材料具有比在该下区域中的第二材料更少的缺陷，以及(a)(ii)该第一材料为应变的。其它实施例系于此说明。

公开(公告)号：TWI609485B

公开(公告)日：2017-12-21

申请号：TW103137422

申请日：2010-12-10

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  金 賓毅 ,  JIN, BEEN-YIH ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  梅茲 馬修 ,  METZ, MATTHEW ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  寇利爾 羅沙 ,  KOTLYAR, ROZA ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  穆可吉 尼洛依 ,  MUKHERJEE, NILOY ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  喬 羅伯特 ,  CHAU, ROBERT S.

IPC分类号： H01L29/15 ,  H01L29/78 ,  H01L29/40 ,  H01L27/092

CPC分类号： H01L27/092 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/283 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/155 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66522 ,  H01L29/66553 ,  H01L29/775 ,  H01L29/7782

公开(公告)号：TW201507150A

公开(公告)日：2015-02-16

申请号：TW103137422

申请日：2010-12-10

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI ,  金 賓毅 ,  JIN, BEEN-YIH ,  朱功 班傑明 ,  CHU-KUNG, BENJAMIN ,  梅茲 馬修 ,  METZ, MATTHEW ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  寇利爾 羅沙 ,  KOTLYAR, ROZA ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  穆可吉 尼洛依 ,  MUKHERJEE, NILOY ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  喬 羅伯特 ,  CHAU, ROBERT S.

IPC分类号： H01L29/15 ,  H01L29/78 ,  H01L29/40 ,  H01L27/092

CPC分类号： H01L27/092 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/283 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/155 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66522 ,  H01L29/66553 ,  H01L29/775 ,  H01L29/7782

摘要： 量子井電晶體具有鍺量子井通道區。含矽的蝕刻停止層提供靠近此通道的閘極介電質之簡易配置。III-V族位障層施加應變於此通道。在此通道區之上及之下的漸變鍺化矽層改善性能。多種閘極介電質材料允許高k值閘極介電質的使用。

简体摘要： 量子井晶体管具有锗量子井信道区。含硅的蚀刻停止层提供靠近此信道的闸极介电质之简易配置。III-V族位障层施加应变于此信道。在此信道区之上及之下的渐变锗化硅层改善性能。多种闸极介电质材料允许高k值闸极介电质的使用。

公开(公告)号：TW201826537A

公开(公告)日：2018-07-16

申请号：TW106127967

申请日：2017-08-17

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/423 ,  H01L29/66 ,  H01L29/78

摘要： 一實施例包含一設備，該設備包含：被包含在一基材上形成的一絕緣層中之一溝槽，該溝槽具有一頂部以及該頂部與該基材之間的一底部；一第一層，該第一層包含一第一材料，且被包含在該底部中；以及該溝槽中且在該第一層上之一超晶格，該超晶格包含相互直接接觸的第二及第三層；其中：(a)該第二及第三層分別包含第二及第三材料，(b)該第二及第三材料具有相互不同的化學成分，以及(c)該第一層比該第二及第三層中之每一層厚。本發明中也說明了其他實施例。

简体摘要： 一实施例包含一设备，该设备包含：被包含在一基材上形成的一绝缘层中之一沟槽，该沟槽具有一顶部以及该顶部与该基材之间的一底部；一第一层，该第一层包含一第一材料，且被包含在该底部中；以及该沟槽中且在该第一层上之一超晶格，该超晶格包含相互直接接触的第二及第三层；其中：(a)该第二及第三层分别包含第二及第三材料，(b)该第二及第三材料具有相互不同的化学成分，以及(c)该第一层比该第二及第三层中之每一层厚。本发明中也说明了其他实施例。

公开(公告)号：TW201824540A

公开(公告)日：2018-07-01

申请号：TW106128296

申请日：2017-08-21

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  肯奈爾 哈洛 ,  KENNEL, HAROLD ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/06 ,  H01L29/778 ,  H01L21/768

摘要： 緩衝層係沉積在基板上。第一III-V族半導體層係沉積在緩衝層上。第二III-V族半導體層係沉積在第一III-V族半導體層上。第二III-V族半導體層包含通道部分和源極/汲極部分。第一III-V族半導體層作為蝕刻停止層，用以蝕刻第二III-V族半導體層之部分來形成源極/汲極部分。

简体摘要： 缓冲层系沉积在基板上。第一III-V族半导体层系沉积在缓冲层上。第二III-V族半导体层系沉积在第一III-V族半导体层上。第二III-V族半导体层包含信道部分和源极/汲极部分。第一III-V族半导体层作为蚀刻停止层，用以蚀刻第二III-V族半导体层之部分来形成源极/汲极部分。

公开(公告)号：TWI493601B

公开(公告)日：2015-07-21

申请号：TW097136897

申请日：2008-09-25

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 布拉澤 馬克 ,  BRAZIER, MARK ,  梅茲 馬修 ,  METZ, MATTHEW ,  馬克史溫尼 麥克 ,  MCSWINEY, MICHAEL L. ,  坎恩 馬克斯 ,  KUHN, MARKUS ,  哈頓朵夫 麥可 ,  HATTENDORF, MICHAEL

IPC分类号： H01L21/205 ,  H01L21/316

CPC分类号： C23C16/45531 ,  C23C16/405 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/3142 ,  H01L21/31604 ,  H01L29/517 ,  Y10T428/24744