VDMOS及其製造方法
    6.
    发明专利
    VDMOS及其製造方法 审中-公开
    VDMOS及其制造方法

    公开(公告)号:TW201731100A

    公开(公告)日:2017-09-01

    申请号:TW105121210

    申请日:2016-07-05

    摘要: 一種VDMOS包括基板、外延層、在外延層中界定的第一和第二類型的溝、在溝中形成的遮罩柵極和控制柵極、在外延層處以及第一和第二溝之間形成的本體區域、在本體區域處形成的N+源極區域、在本體區域下外延層中形成的獨特的摻雜區域,朝溝的底部延伸,以及具有高於外延層的雜質濃度、鄰近溝的外延層和N+源極區域之間界定的溝道、界定延伸到本體區域和第一溝中的接觸孔的絕緣層、對應於接觸孔的本體區域中形成的P+本體拾取區域;以及具有填充在接觸孔中的對接觸點的金屬層,金屬層連接N+源極區域、P+本體拾取區域、和第一類型的溝中的遮罩柵極及/或控制柵極。

    简体摘要: 一种VDMOS包括基板、外延层、在外延层中界定的第一和第二类型的沟、在沟中形成的遮罩栅极和控制栅极、在外延层处以及第一和第二沟之间形成的本体区域、在本体区域处形成的N+源极区域、在本体区域下外延层中形成的独特的掺杂区域,朝沟的底部延伸,以及具有高于外延层的杂质浓度、邻近沟的外延层和N+源极区域之间界定的沟道、界定延伸到本体区域和第一沟中的接触孔的绝缘层、对应于接触孔的本体区域中形成的P+本体十取区域;以及具有填充在接触孔中的对接触点的金属层,金属层连接N+源极区域、P+本体十取区域、和第一类型的沟中的遮罩栅极及/或控制栅极。

    能有超短通道長度的自對準電晶體結構
    7.
    发明专利
    能有超短通道長度的自對準電晶體結構 审中-公开
    能有超短信道长度的自对准晶体管结构

    公开(公告)号:TW201730974A

    公开(公告)日:2017-09-01

    申请号:TW105135249

    申请日:2016-10-31

    摘要: 所揭露為用於形成自對準電晶體結構的技術,自對準電晶體結構包含二維電子氣體(2DEG)源極/汲極尖端部位或尖端。在某些情況下,2DEG源極/汲極尖端使用極化摻雜(polarization doping)而能有例如小於20nm的超短電晶體通道長度,並產生高度導電、薄源極/汲極尖端部位於電晶體裝置中。在一些例子中,2DEG源極/汲極尖端能藉由在基礎III-V族化合物層上以及在虛擬閘極兩側的極化層的自對準再生長來形成於要實質被間隔物所覆蓋的位置中。在某些情況下,III-V族基礎層例如可包括氮化鎵(GaN)或氮化銦鎵(InGaN),且極化層例如可包括氮化鋁銦(AlInN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)或氮化鋁銦鎵(AlInGaN)。

    简体摘要: 所揭露为用于形成自对准晶体管结构的技术,自对准晶体管结构包含二维电子气体(2DEG)源极/汲极尖端部位或尖端。在某些情况下,2DEG源极/汲极尖端使用极化掺杂(polarization doping)而能有例如小于20nm的超短晶体管信道长度,并产生高度导电、薄源极/汲极尖端部位于晶体管设备中。在一些例子中,2DEG源极/汲极尖端能借由在基础III-V族化合物层上以及在虚拟闸极两侧的极化层的自对准再生长来形成于要实质被间隔物所覆盖的位置中。在某些情况下,III-V族基础层例如可包括氮化镓(GaN)或氮化铟镓(InGaN),且极化层例如可包括氮化铝铟(AlInN)、氮化铝(AlN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN)。