半導體元件及其製備方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
    6.
    发明专利
    半導體元件及其製備方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 审中-公开
    半导体组件及其制备方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

    公开(公告)号:TW201246390A

    公开(公告)日:2012-11-16

    申请号:TW101114809

    申请日:2012-04-25

    IPC分类号: H01L

    摘要: 本發明係揭露一種半導體元件及其製備方法。半導體元件包括多個溝槽,多個溝槽含有在主動區中的主動閘極溝槽,以及在主動區外部的終端區中的閘極通道/或終端溝槽和屏蔽電極吸引溝槽。閘極通道/或終端溝槽包括限定位於主動區外部的臺面結構的至少一溝槽。第一導電區形成於多個溝槽中。中間電介質區和終端保護區形成於限定臺面結構的溝槽中。第二導電區形成於限定臺面結構的那部分溝槽中。第二導電區通過中間電介質區,與第一導電區電絕緣。到第二導電區形成第一電性接點,到屏蔽電極吸引溝槽中第一導電區形成第二電性接點。至少一蕭特基二極體形成於臺面結構中。

    简体摘要: 本发明系揭露一种半导体组件及其制备方法。半导体组件包括多个沟槽,多个沟槽含有在主动区中的主动闸极沟槽,以及在主动区外部的终端区中的闸极信道/或终端沟槽和屏蔽电极吸引沟槽。闸极信道/或终端沟槽包括限定位于主动区外部的台面结构的至少一沟槽。第一导电区形成于多个沟槽中。中间电介质区和终端保护区形成于限定台面结构的沟槽中。第二导电区形成于限定台面结构的那部分沟槽中。第二导电区通过中间电介质区,与第一导电区电绝缘。到第二导电区形成第一电性接点,到屏蔽电极吸引沟槽中第一导电区形成第二电性接点。至少一萧特基二极管形成于台面结构中。

    形成在半導體基板上的半導體元件及其方法 SEMICONDUCTOR DEVICE FORMED ON SEMICONDUCTOR SUBSTRATE AND METHOD THEREOF
    8.
    发明专利
    形成在半導體基板上的半導體元件及其方法 SEMICONDUCTOR DEVICE FORMED ON SEMICONDUCTOR SUBSTRATE AND METHOD THEREOF 审中-公开
    形成在半导体基板上的半导体组件及其方法 SEMICONDUCTOR DEVICE FORMED ON SEMICONDUCTOR SUBSTRATE AND METHOD THEREOF

    公开(公告)号:TW201133784A

    公开(公告)日:2011-10-01

    申请号:TW099136388

    申请日:2010-10-25

    IPC分类号: H01L

    摘要: 一種形成在半導體基板上的半導體元件,包括一個形成在接觸溝槽中的組件,接觸溝槽位於主動晶胞區中。該組件是由一種沉積在接觸溝槽底部和側壁部分的勢壘金屬,以及一個沉積在接觸溝槽剩餘部分中的鎢插塞構成的。勢壘金屬可以由第一和第二金屬層構成。第一金屬層位於接觸溝槽的側壁和底部附近。第一金屬層含有一種氮化物。第二金屬層可以位於第一金屬層和鎢插塞之間,以及鎢插塞和側壁之間。第二金屬層覆蓋未被第一金屬層覆蓋的部分側壁。

    简体摘要: 一种形成在半导体基板上的半导体组件,包括一个形成在接触沟槽中的组件,接触沟槽位于主动晶胞区中。该组件是由一种沉积在接触沟槽底部和侧壁部分的势垒金属,以及一个沉积在接触沟槽剩余部分中的钨插塞构成的。势垒金属可以由第一和第二金属层构成。第一金属层位于接触沟槽的侧壁和底部附近。第一金属层含有一种氮化物。第二金属层可以位于第一金属层和钨插塞之间,以及钨插塞和侧壁之间。第二金属层覆盖未被第一金属层覆盖的部分侧壁。

    在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸 DIRECT CONTACT IN TRENCH WITH THREE-MASK SHIELD GATE PROCESS
    9.
    发明专利
    在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸 DIRECT CONTACT IN TRENCH WITH THREE-MASK SHIELD GATE PROCESS 审中-公开
    在带有三掩膜屏蔽栅工艺的沟槽中直接接触 DIRECT CONTACT IN TRENCH WITH THREE-MASK SHIELD GATE PROCESS

    公开(公告)号:TW201112315A

    公开(公告)日:2011-04-01

    申请号:TW099131841

    申请日:2010-09-20

    IPC分类号: H01L

    摘要: 本發明提出了一種半導體裝置及其製備方法。在半導體襯底上使用溝槽掩膜,刻蝕襯底形成三種不同寬度的溝槽。第一導電材料形成在溝槽底部。第二導電材料形成在第一導電材料上方。絕緣層將第一和第二導電材料分隔開。第一絕緣層沉積在溝槽上方。本體層形成在襯底的頂部。源極形成在本體層中。在溝槽和源極上方使用第二絕緣層。在第二絕緣層上方使用接觸掩膜。形成穿過第二絕緣層的源極和柵極接頭。源極和柵極金屬形成在第二絕緣層上方。

    简体摘要: 本发明提出了一种半导体设备及其制备方法。在半导体衬底上使用沟槽掩膜,刻蚀衬底形成三种不同宽度的沟槽。第一导电材料形成在沟槽底部。第二导电材料形成在第一导电材料上方。绝缘层将第一和第二导电材料分隔开。第一绝缘层沉积在沟槽上方。本体层形成在衬底的顶部。源极形成在本体层中。在沟槽和源极上方使用第二绝缘层。在第二绝缘层上方使用接触掩膜。形成穿过第二绝缘层的源极和栅极接头。源极和栅极金属形成在第二绝缘层上方。