利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

53 条记录 (耗时 0.014 秒)

    具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列
    2.
    发明专利
    具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列 审中-公开
    具有单一层闸极的非挥发性内存设备、操作其之方法以及其之内存单元数组

    公开(公告)号：TW201541562A

    公开(公告)日：2015-11-01

    申请号：TW103125073

    申请日：2014-07-22

    申请人： 愛思開海力士有限公司 ,  SK HYNIX INC.

    发明人： 宋賢旻 ,  SONG, HYUN MIN

    IPC分类号： H01L21/8247 ,  H01L27/115

    CPC分类号： G11C16/10 ,  G11C5/146 ,  G11C16/0416 ,  G11C16/14 ,  G11C16/26 ,  G11C2216/10 ,  H01L27/11558 ,  H01L29/7883

    摘要： 一種非揮發性記憶體裝置包括單一層閘極、第一區和第二區。所述第一區包括第一阱區域、佈置在所述第一阱區域中的第一接觸區域以及佈置在所述第一阱區域中的所述單一層閘極的兩側處的源極區域和汲極區域。所述第二區包括第二阱區域、佈置以重疊在所述第二阱區域中的單一層閘極的一部分的第二接觸區域以及佈置在所述第二阱區域中的第三接觸區域。

    简体摘要： 一种非挥发性内存设备包括单一层闸极、第一区和第二区。所述第一区包括第一阱区域、布置在所述第一阱区域中的第一接触区域以及布置在所述第一阱区域中的所述单一层闸极的两侧处的源极区域和汲极区域。所述第二区包括第二阱区域、布置以重叠在所述第二阱区域中的单一层闸极的一部分的第二接触区域以及布置在所述第二阱区域中的第三接触区域。

    包括隧道結構的電子裝置 ELECTRONIC DEVICE INCLUDING A TUNNEL STRUCTURE
    3.
    发明专利
    包括隧道結構的電子裝置 ELECTRONIC DEVICE INCLUDING A TUNNEL STRUCTURE 审中-公开
    包括隧道结构的电子设备 ELECTRONIC DEVICE INCLUDING A TUNNEL STRUCTURE

    公开(公告)号：TW201203535A

    公开(公告)日：2012-01-16

    申请号：TW100114972

    申请日：2011-04-28

    申请人： 半導體組件工業公司

    发明人： 姚 泰瑞 卡非 賀夫 ,  史考特 葛瑞格 詹姆士

    IPC分类号： H01L

    CPC分类号： H01L29/788 ,  G11C16/0433 ,  G11C2216/10 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/94

    摘要： 一種電子裝置可包括隧道結構，該隧道結構包括第一電極、第二電極、以及佈置在所述電極之間的隧道電介質層。在特定的實施方式中，所述隧道結構可以或可以不包括在主表面上的中度摻雜區，鄰接輕度摻雜區，且具有與輕度摻雜區相反的第二傳導性類型和大於輕度摻雜區的摻雜濃度。在另一個實施方式中，電極具有相反的傳導性類型。在另外的實施方式中，電極可從一部分的基板或井區而形成，而另一個電極可在這部分的基板或井區上方形成。

    简体摘要： 一种电子设备可包括隧道结构，该隧道结构包括第一电极、第二电极、以及布置在所述电极之间的隧道电介质层。在特定的实施方式中，所述隧道结构可以或可以不包括在主表面上的中度掺杂区，邻接轻度掺杂区，且具有与轻度掺杂区相反的第二传导性类型和大于轻度掺杂区的掺杂浓度。在另一个实施方式中，电极具有相反的传导性类型。在另外的实施方式中，电极可从一部分的基板或井区而形成，而另一个电极可在这部分的基板或井区上方形成。

    非揮發性記憶體單元之中和過度穿隧 COUNTERACTING OVERTUNNELING IN NONVOLATILE MEMORY CELLS
    4.
    发明专利
    非揮發性記憶體單元之中和過度穿隧 COUNTERACTING OVERTUNNELING IN NONVOLATILE MEMORY CELLS 审中-公开
    非挥发性内存单元之中和过度穿隧 COUNTERACTING OVERTUNNELING IN NONVOLATILE MEMORY CELLS

    公开(公告)号：TW200618260A

    公开(公告)日：2006-06-01

    申请号：TW094112634

    申请日：2005-04-20

    申请人： 伊皮傑有限公司 IMPINJ, INC.

    发明人： 克里斯多夫J 迪歐里歐 DIORIO, CHRISTOPHER J. ,  嘉德A 林赫斯特 LINDHORST, CHAD A. ,  沙林德拉 斯里尼法斯 SRINIVAS, SHAILENDRA ,  艾伯托 帕沙凡托 PESAVENTO, ALBERTO ,  特洛伊 吉里蘭 GILLILAND, TROY

    IPC分类号： H01L

    CPC分类号： G11C16/3468 ,  G11C16/3404 ,  G11C16/3472 ,  G11C16/3477 ,  G11C16/3486 ,  G11C2216/10

    摘要： 本發明揭示防止非揮發性浮動閘極記憶體(NVM)單元中之過度穿隧的方法及裝置。一個別單元包含：一具有一電晶體之電路，該電晶體具有一儲存電荷之浮動閘極；及一用於諸如藉由穿隧而自該閘極提取電荷之電容器結構。一中和電路防止自該浮動閘極提取電荷至超出一臨限值的程度，因此防止過度穿隧或對其進行修正。在一實施例中，該中和電路將電子供應至該浮動閘極，以補償超出一臨限點之穿隧。在另一實施例中，該中和電路包含一開關及一感應器，該感應器係用以當達到適當臨限值時觸發該開關。可以多種適當方式配置該開關，以便防止將一高電壓施加至該電容器結構上，或防止將一電源施加至該電晶體之一端子或該電晶體之一井上。

    简体摘要： 本发明揭示防止非挥发性浮动闸极内存(NVM)单元中之过度穿隧的方法及设备。一个别单元包含：一具有一晶体管之电路，该晶体管具有一存储电荷之浮动闸极；及一用于诸如借由穿隧而自该闸极提取电荷之电容器结构。一中和电路防止自该浮动闸极提取电荷至超出一临限值的程度，因此防止过度穿隧或对其进行修正。在一实施例中，该中和电路将电子供应至该浮动闸极，以补偿超出一临限点之穿隧。在另一实施例中，该中和电路包含一开关及一感应器，该感应器系用以当达到适当临限值时触发该开关。可以多种适当方式配置该开关，以便防止将一高电压施加至该电容器结构上，或防止将一电源施加至该晶体管之一端子或该晶体管之一井上。

    單多晶矽層電性可抹除可程式唯讀記憶體記憶胞
    6.
    发明专利
    單多晶矽層電性可抹除可程式唯讀記憶體記憶胞 有权
    单多晶硅层电性可抹除可进程唯读内存记忆胞

    公开(公告)号：TW461094B

    公开(公告)日：2001-10-21

    申请号：TW088112429

    申请日：1999-07-22

    申请人： 台灣積體電路製造股份有限公司

    发明人： 季明華

    IPC分类号： H01L

    CPC分类号： H01L29/42336 ,  G11C2216/10 ,  H01L27/115 ,  H01L29/7885

    摘要： 一種單多晶矽層電性可抹除可程式唯讀記憶體記憶胞包括一反相器及一電容耦合區。該反相器是由一形成在基底的p型井;一形成在p型井上而且是被形成成一薄氧化層在一導電層下的閘極結構;一鄰近於閘極結構的第一邊緣而且在p型井內形成的n-基極;一在n-基極內形成的 p+結構;以及一鄰近於閘極結構的第二邊緣而且在p型井內形成的n+結構來形成。該電容耦合區被形成自一在基底形成的第二p型井及一浮置閘，該浮置閘自該導電層而且電容性連接至第二p型井。

    简体摘要： 一种单多晶硅层电性可抹除可进程唯读内存记忆胞包括一反相器及一电容耦合区。该反相器是由一形成在基底的p型井;一形成在p型井上而且是被形成成一薄氧化层在一导电层下的闸极结构;一邻近于闸极结构的第一边缘而且在p型井内形成的n-基极;一在n-基极内形成的 p+结构;以及一邻近于闸极结构的第二边缘而且在p型井内形成的n+结构来形成。该电容耦合区被形成自一在基底形成的第二p型井及一浮置闸，该浮置闸自该导电层而且电容性连接至第二p型井。

    半導體記憶裝置
    7.
    发明专利
    半導體記憶裝置 失效
    半导体记忆设备

    公开(公告)号：TW368751B

    公开(公告)日：1999-09-01

    申请号：TW086119802

    申请日：1997-12-26

    申请人： 東芝股份有限公司

    IPC分类号： H01L

    CPC分类号： G11C29/789 ,  G11C16/0416 ,  G11C29/838 ,  G11C29/846 ,  G11C2216/10

    摘要： 本發明之課題，係為訂正罩幕式唯讀記憶體（Mask ROM)之錯誤資料，再重寫訂正的資料，而裝載可抹除重寫的記憶胞，製程就變成複雜。
    在由罩幕式唯讀記憶體構成的本體記憶胞陣列上設置由一層可抹除可程式唯讀記憶體(EPROM)構成的資料記憶用 EPROM胞陣列5及位址記憶用EPROM胞陣列9、位址檢測電路31、優先順位電路32。

    简体摘要： 本发明之课题，系为订正罩幕式唯读内存（Mask ROM)之错误数据，再重写订正的数据，而装载可抹除重写的记忆胞，制程就变成复杂。 在由罩幕式唯读内存构成的本体记忆胞数组上设置由一层可抹除可进程唯读内存(EPROM)构成的数据记忆用 EPROM胞数组5及位址记忆用EPROM胞数组9、位址检测电路31、优先顺位电路32。