公开(公告)号：TWI356483B

公开(公告)日：2012-01-11

申请号：TW098122240

申请日：2009-07-01

申请人： 威盛電子股份有限公司

发明人： 李勝源

IPC分类号： H01L

CPC分类号： H01L23/49541 ,  H01L23/3107 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49431 ,  H01L2224/49433 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： 一種接腳列，適用於導線架型態封裝之導線架。接腳列包括一對第一差動訊號接腳、一對第二差動訊號接腳、一對第三差動訊號接腳、一第一電源接腳、一第二電源接腳及一第三電源接腳。這對第二差動訊號接腳排列於這對第一差動訊號接腳與這對第三差動訊號接腳之間。第一電源接腳排列於這對第一差動訊號接腳與這對第二差動訊號接腳之間。第二電源接腳排列於這對第二差動訊號接腳與這對第三差動訊號接腳之間。這對第三差動訊號接腳排列於第二電源接腳及第三電源接腳之間。第一電源接腳所供應的電壓小於第二電源接腳所供應的電壓。第二電源接腳所供應的電壓實質上等於第三電源接腳所供應的電壓。

简体摘要： 一种接脚列，适用于导线架型态封装之导线架。接脚列包括一对第一差动信号接脚、一对第二差动信号接脚、一对第三差动信号接脚、一第一电源接脚、一第二电源接脚及一第三电源接脚。这对第二差动信号接脚排列于这对第一差动信号接脚与这对第三差动信号接脚之间。第一电源接脚排列于这对第一差动信号接脚与这对第二差动信号接脚之间。第二电源接脚排列于这对第二差动信号接脚与这对第三差动信号接脚之间。这对第三差动信号接脚排列于第二电源接脚及第三电源接脚之间。第一电源接脚所供应的电压小于第二电源接脚所供应的电压。第二电源接脚所供应的电压实质上等于第三电源接脚所供应的电压。

公开(公告)号：TWI335071B

公开(公告)日：2010-12-21

申请号：TW096113025

申请日：2007-04-13

申请人： 日月光半導體製造股份有限公司

发明人： 李恕明

IPC分类号： H01L

CPC分类号： H01L2224/05554 ,  H01L2224/49 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本發明提供一種積體電路打線位置檢測法，其係首先取得一積體電路打線區域影像，並使影像中每一腳位具有不同的色階值，以及透過將標準打線機台/電腦輔助設計檔案內設定之標準打線位置座標值對應於影像中的腳位，取得所對應之色階值，接著將待測打線機台內設定之打線位置座標值對應於影像中的打線位置，以獲得所對應的色階值，最後藉由判斷兩者之打線位置座標值分別所對應的色階值是否相同，檢測待測打線機台是否具有正確的打線位置座標值。因此，本發明可用於多層線的檢驗，並具有無誤偵測與漏偵測以及檢測快速的優點。

简体摘要： 本发明提供一种集成电路打线位置检测法，其系首先取得一集成电路打线区域影像，并使影像中每一脚位具有不同的色阶值，以及透过将标准打线机台/电脑辅助设计文档内设置之标准打线位置座标值对应于影像中的脚位，取得所对应之色阶值，接着将待测打线机台内设置之打线位置座标值对应于影像中的打线位置，以获得所对应的色阶值，最后借由判断两者之打线位置座标值分别所对应的色阶值是否相同，检测待测打线机台是否具有正确的打线位置座标值。因此，本发明可用于多层线的检验，并具有无误侦测与漏侦测以及检测快速的优点。

公开(公告)号：TWI301316B

公开(公告)日：2008-09-21

申请号：TW095124446

申请日：2006-07-05

申请人： 南茂科技股份有限公司 CHIPMOS TECHNOLOGIES INC. ,  百慕達南茂科技股份有限公司 CHIPMOS TECHNOLOGIES (BERMUDA) LTD.

发明人： 陳雅琪 CHEN, YA-CHI ,  林峻瑩 LIN, CHUN-YING ,  陳煜仁 CHEN, YU-REN ,  毛苡馨 MAO, I-HSIN

IPC分类号： H01L

CPC分类号： H01L23/4951 ,  H01L23/49541 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4826 ,  H01L2224/4911 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/10161 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： 一種晶片封裝結構,其包括一晶片、一導線架、多條第一焊線、多條第二焊線與多條第三焊線。晶片具有一主動面、多個第一焊墊與多個第二焊墊,其中這些第一焊墊與這些第二焊墊配置於主動面上。晶片固著於導線架下方,導線架包括多個內引腳與多個滙流架。這些內引腳與這些滙流架位於晶片之主動面上方,且這些滙流架位於這些內引腳與相對應的這些第一焊墊之間。這些第一焊線分別連接這些第一焊墊與這些滙流架。這些第二焊線分別連接這些滙流架與部分這些內引腳。這些第三焊線分別連接這些第二焊墊與其他部分這些內引腳。上述晶片封裝結構可降低焊線坍塌的可能性。

简体摘要： 一种芯片封装结构,其包括一芯片、一导线架、多条第一焊线、多条第二焊线与多条第三焊线。芯片具有一主动面、多个第一焊垫与多个第二焊垫,其中这些第一焊垫与这些第二焊垫配置于主动面上。芯片固着于导线架下方,导线架包括多个内引脚与多个汇流架。这些内引脚与这些汇流架位于芯片之主动面上方,且这些汇流架位于这些内引脚与相对应的这些第一焊垫之间。这些第一焊线分别连接这些第一焊垫与这些汇流架。这些第二焊线分别连接这些汇流架与部分这些内引脚。这些第三焊线分别连接这些第二焊垫与其他部分这些内引脚。上述芯片封装结构可降低焊线坍塌的可能性。

公开(公告)号：TW200805603A

公开(公告)日：2008-01-16

申请号：TW095124446

申请日：2006-07-05

申请人： 南茂科技股份有限公司 CHIPMOS TECHNOLIGIES INC. ,  百慕達南茂科技股份有限公司 CHIPMOS TECHNOLOGIES (BERMUDA) LTD.

发明人： 陳雅琪 CHEN, YA CHI ,  林峻瑩 LIN, CHUN YING ,  陳煜仁 CHEN, YU REN ,  毛苡馨 MAO, I HSIN

IPC分类号： H01L

CPC分类号： H01L23/4951 ,  H01L23/49541 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4826 ,  H01L2224/4911 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/10161 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： 一種晶片封裝結構,其包括一晶片、一導線架、多條第一焊線、多條第二焊線與多條第三焊線。晶片具有一主動面、多個第一焊墊與多個第二焊墊,其中這些第一焊墊與這些第二焊墊配置於主動面上。晶片固著於導線架下方,導線架包括多個內引腳與多個滙流架。這些內引腳與這些滙流架位於晶片之主動面上方,且這些滙流架位於這些內引腳與相對應的這些第一焊墊之間。這些第一焊線分別連接這些第一焊墊與這些滙流架。這些第二焊線分別連接這些滙流架與部分這些內引腳。這些第三焊線分別連接這些第二焊墊與其他部分這些內引腳。上述晶片封裝結構可降低焊線坍塌的可能性。

简体摘要： 一种芯片封装结构,其包括一芯片、一导线架、多条第一焊线、多条第二焊线与多条第三焊线。芯片具有一主动面、多个第一焊垫与多个第二焊垫,其中这些第一焊垫与这些第二焊垫配置于主动面上。芯片固着于导线架下方,导线架包括多个内引脚与多个汇流架。这些内引脚与这些汇流架位于芯片之主动面上方,且这些汇流架位于这些内引脚与相对应的这些第一焊垫之间。这些第一焊线分别连接这些第一焊垫与这些汇流架。这些第二焊线分别连接这些汇流架与部分这些内引脚。这些第三焊线分别连接这些第二焊垫与其他部分这些内引脚。上述芯片封装结构可降低焊线坍塌的可能性。

公开(公告)号：TW200605366A

公开(公告)日：2006-02-01

申请号：TW094114088

申请日：2005-05-02

申请人： 維雪半導體公司 VISHAY SEMICONDUCTOR GMBH

发明人： 米斯特 湯馬斯 MISTELE, THOMAS ,  奇伯樂 齊格菲 GIEBLER, SIEGFRIED ,  安格史提恩 喬格 ANGERSTEIN, JORG

IPC分类号： H01L

CPC分类号： H01L25/167 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L31/0203 ,  H01L31/02325 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/12043 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

摘要： 一種光電子接收器，尤甚者一種遠端控制接收器模組，具有光敏半導體構件、複數個接腳以及機殼。光敏半導體構件以及接腳係嵌入機殼中，使諸接腳之個別的非固定端部突出於機殼外。光敏半導體構件之光進入表面具有實質上矩形之形狀。光敏半導體構件之光進入表面之諸側邊緣採取相關於諸接腳延伸方向45°之角度。

简体摘要： 一种光电子接收器，尤甚者一种远程控制接收器模块，具有光敏半导体构件、复数个接脚以及机壳。光敏半导体构件以及接脚系嵌入机壳中，使诸接脚之个别的非固定端部突出于机壳外。光敏半导体构件之光进入表面具有实质上矩形之形状。光敏半导体构件之光进入表面之诸侧边缘采取相关于诸接脚延伸方向45°之角度。

公开(公告)号：TW522564B

公开(公告)日：2003-03-01

申请号：TW091104146

申请日：2002-03-06

申请人： 艾瑞克生股份有限公司

发明人： 普拉桑 玻魯古帕里 ,  賴瑞 萊頓

IPC分类号： H01L

CPC分类号： H01L27/0705 ,  H01L2224/48091 ,  H01L2224/4917 ,  H01L2924/00014

摘要： 一種推挽式電晶體晶片，包含單一半導體晶粒，其具有在其上所形成之第一及第二橫向擴散金屬氧化物半導體(LDMOS)電晶體且被裝配用於推挽式操作，該第一及第二電晶體共享一共用元件電流區。在一功率電晶體封裝中該推挽式電晶體晶片被安裝在一固定凸緣，其作用是當作共用元件接地參考，其中一導體(例如一或多個結合金屬線)將共同使用之共用元件電流區電氣連接至固定凸緣。

简体摘要： 一种推挽式晶体管芯片，包含单一半导体晶粒，其具有在其上所形成之第一及第二横向扩散金属氧化物半导体(LDMOS)晶体管且被装配用于推挽式操作，该第一及第二晶体管共享一共享组件电流区。在一功率晶体管封装中该推挽式晶体管芯片被安装在一固定凸缘，其作用是当作共享组件接地参考，其中一导体(例如一或多个结合金属线)将共同使用之共享组件电流区电气连接至固定凸缘。

公开(公告)号：TWI570853B

公开(公告)日：2017-02-11

申请号：TW100125859

申请日：2011-07-21

申请人： 桑迪士克科技有限責任公司 ,  SANDISK TECHNOLOGIES LLC

发明人： 廖智清 ,  LIAO, CHIH CHIN ,  育 奇門 ,  YU, CHEEMEN ,  李雅惠 ,  LEE, YA HUEI

IPC分类号： H01L23/04 ,  H01L23/48

CPC分类号： H01L23/49822 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/05554 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4569 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/49433 ,  H01L2224/73265 ,  H01L2224/85207 ,  H01L2224/92247 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

公开(公告)号：TWI519982B

公开(公告)日：2016-02-01

申请号：TW099104887

申请日：2010-02-12

申请人： 新思科技(上海)有限公司 ,  SYNOPSYS (SHANGHAI) CO., LTD.

发明人： 張一帆 ,  ZHANG, YIFAN

IPC分类号： G06F17/50 ,  H01L23/485

CPC分类号： H01L2224/05554 ,  H01L2224/48247 ,  H01L2224/49 ,  H01L2224/4917 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00012

公开(公告)号：TWI455286B

公开(公告)日：2014-10-01

申请号：TW099134587

申请日：2010-10-11

申请人： 台達電子工業股份有限公司 ,  DELTA ELECTRONICS, INC.

发明人： 曾劍鴻 ,  ZENG, JIAN-HONG ,  洪守玉 ,  HONG, SHOU-YU ,  葉奇峰 ,  YE, QI-FENG ,  林逸程 ,  LIN, YI CHENG

IPC分类号： H01L27/04

CPC分类号： H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48247 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

公开(公告)号：TW201128430A

公开(公告)日：2011-08-16

申请号：TW099104887

申请日：2010-02-12

申请人： 新思科技(上海)有限公司

发明人： 張一帆

IPC分类号： G06F ,  H01L

CPC分类号： H01L2224/05554 ,  H01L2224/48247 ,  H01L2224/49 ,  H01L2224/4917 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本發明之方法用於在積體電路中的信號網路之間減少或消除飛線交叉，以使得在VLSI設計中的網路分配被最佳化。本發明方法首先為了從至少兩個起點中的每一個到至少兩個終點中的每一個的路徑分配成本而生成一路徑分配成本資料集；第二，生成許多列等於該至少兩個起點和許多行等於該至少兩個終點的一價值矩陣；下一步，分配該路徑分配成本資料集到該價值矩陣的每個元素，以使得從一個起點到一個終點的該路徑分配成本被分配到由該起點的一列和該終點的一行所定義的一個元素；最後，通過對該價值矩陣執行一個連接路徑分配最佳化演算法來決定一個最低成本連接路徑。

简体摘要： 本发明之方法用于在集成电路中的信号网络之间减少或消除飞线交叉，以使得在VLSI设计中的网络分配被最优化。本发明方法首先为了从至少两个起点中的每一个到至少两个终点中的每一个的路径分配成本而生成一路径分配成本数据集；第二，生成许多列等于该至少两个起点和许多行等于该至少两个终点的一价值矩阵；下一步，分配该路径分配成本数据集到该价值矩阵的每个元素，以使得从一个起点到一个终点的该路径分配成本被分配到由该起点的一列和该终点的一行所定义的一个元素；最后，通过对该价值矩阵运行一个连接路径分配最优化算法来决定一个最低成本连接路径。