公开(公告)号：US20070072378A1

公开(公告)日：2007-03-29

申请号：US11463299

申请日：2006-08-08

申请人： Chih-Ning Wu ,  Chung - Ju Lee ,  Wei-Tsun Shiau

发明人： Chih-Ning Wu ,  Chung - Ju Lee ,  Wei-Tsun Shiau

IPC分类号： H01L21/336 ,  H01L21/4763

CPC分类号： H01L29/665 ,  H01L21/28518 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7843

摘要： A method of manufacturing a metal-oxide-semiconductor transistor device is disclosed. In the method, a silicon nitride spacer is formed and will be removed after an ion implantation process used to form a source/drain region and a salicide process used to form a metal silicide layer on the surface of the source/drain region and the gate electrode. The metal silicide layer is formed to comprise silicon (Si), nickel (Ni) and at least one metal selected from a group consisting of iridium (Ir), iron (Fe), cobalt (Co), platinum (Pt), palladium (Pd), molybdenum (Mo), and tantalum (Ta); therefore, when the silicon nitride spacer is removed by etching, the metal silicide layer is not damaged.

摘要翻译： 公开了一种制造金属氧化物半导体晶体管器件的方法。 在该方法中，形成氮化硅间隔物，并且在用于形成源极/漏极区域的离子注入工艺和用于在源极/漏极区域和栅极的表面上形成金属硅化物层的自对准硅化物工艺之后将被去除 电极。 金属硅化物层形成为包括硅（Si），镍（Ni）和选自铱（Ir），铁（Fe），钴（Co），铂（Pt），钯（ Pd），钼（Mo）和钽（Ta）; 因此，当通过蚀刻除去氮化硅间隔物时，金属硅化物层不被损坏。

公开(公告)号：US20070054447A1

公开(公告)日：2007-03-08

申请号：US11221487

申请日：2005-09-07

申请人： Hsin Tai ,  Chung-Ju Lee ,  Chih-Ning Wu

发明人： Hsin Tai ,  Chung-Ju Lee ,  Chih-Ning Wu

IPC分类号： H01L21/8234 ,  H01L21/302 ,  H01L21/3205 ,  H01L21/336

CPC分类号： H01L29/6656 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834

摘要： A multi-step etching method is provided. First, a substrate including a gate over the substrate and a spacer over the gate is provided. Then, an anisotropic etching step is performed for etching a first region and a second region in the substrate at two sides of the gate. Thereafter, an isotropic etching step is performed for etching a first external region under the spacer and adjacent to the first region, and etching a second external region under the spacer and adjacent to the second region. Then, a filling step is performed for filling a material into the first region, the first external region, the second region and the second external region.

摘要翻译： 提供了多步蚀刻方法。 首先，提供包括在衬底上的栅极和栅极上的间隔物的衬底。 然后，进行各向异性蚀刻步骤，以蚀刻栅极两侧的基板中的第一区域和第二区域。 此后，进行各向同性蚀刻步骤，用于蚀刻间隔物下方的第一外部区域并与第一区域相邻，并且蚀刻间隔物下方的第二外部区域并与第二区域相邻。 然后，进行用于将材料填充到第一区域，第一外部区域，第二区域和第二外部区域中的填充步骤。

公开(公告)号：US20050239285A1

公开(公告)日：2005-10-27

申请号：US10709278

申请日：2004-04-26

申请人： Wen-Liang Lien ,  Charlie CJ Lee ,  Chih-Ning Wu ,  Jain-Hon Chen

发明人： Wen-Liang Lien ,  Charlie CJ Lee ,  Chih-Ning Wu ,  Jain-Hon Chen

IPC分类号： H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76811 ,  H01L21/76813

摘要： A method for avoiding resist poisoning during a damascene process is disclosed. A semiconductor substrate is provided with a low-k dielectric layer (k≦2.9) thereon, a SiC layer over the low-k dielectric layer, and a blocking layer over the SiC layer. The blocking layer is used to prevent unpolymerized precursors diffused out from the low-k dielectric layer from contacting an overlying resist. A bottom anti-reflection coating (BARC) layer is formed on the blocking layer. A resist layer is formed on the BARC layer, the resist layer having an opening to expose a portion of the BARC layer. A damascene structure is formed in the low-k dielectric layer by etching the BARC layer, the blocking layer, the SiC layer, and the low-k dielectric layer through the opening.

摘要翻译： 公开了一种在大马士革过程中避免抗蚀剂中毒的方法。 在半导体衬底上设置有低k电介质层（k <= 2.9），在低k电介质层上的SiC层和在SiC层上的阻挡层。 阻挡层用于防止从低k电介质层扩散的未聚合的前体与上覆抗蚀剂接触。 在阻挡层上形成底部防反射涂层（BARC）层。 在BARC层上形成抗蚀剂层，抗蚀剂层具有露出BARC层的一部分的开口。 通过开口蚀刻BARC层，阻挡层，SiC层和低k电介质层，在低k电介质层中形成镶嵌结构。

公开(公告)号：US06794292B2

公开(公告)日：2004-09-21

申请号：US09682054

申请日：2001-07-16

申请人： Chih-Ning Wu

发明人： Chih-Ning Wu

IPC分类号： H01L21302

CPC分类号： H01L21/02063 ,  C23G1/00 ,  H01L21/32134 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76838

摘要： An extrusion-free wet cleaning process for post-etch Cu-dual damascene structures is developed. The process includes the following steps: (1). providing a wafer having a silicon substrate and at least one post-etch Cu-dual damascene structure, the post-etch Cu-dual damascene structure having a via structure exposing a portion of a Cu wiring line electrically connected with an N+ diffusion region of the silicon substrate, and a trench structure formed on the via structure; (2). applying a diluted H2O2 solution on the wafer to slightly oxidize the surface of the exposed Cu wiring line; (3). washing away cupric oxide generated in the oxidation step by means of an acidic cupric oxide cleaning solution containing diluted HF, NH4F or NH2OH; and (4). providing means for preventing Cu reduction reactions on the Cu wiring line.

摘要翻译： 开发了一种用于后蚀刻铜双镶嵌结构的无挤出湿法清洗工艺。 该过程包括以下步骤：（1）。 提供具有硅衬底和至少一个后蚀刻Cu-双镶嵌结构的晶片，所述后蚀刻Cu-双镶嵌结构具有通孔结构，其暴露与N +扩散电连接的Cu布线的一部分 硅衬底的区域和形成在通孔结构上的沟槽结构; （2）。 将稀释的H 2 O 2溶液施加在晶片上以稍微氧化暴露的Cu布线的表面; （3）。 通过含有稀释的HF，NH4F或NH2OH的酸性氧化铜清洗溶液洗涤在氧化步骤中产生的氧化铜; 和（4）。 提供了防止Cu布线上的Cu还原反应的手段。

公开(公告)号：US07338910B2

公开(公告)日：2008-03-04

申请号：US11162952

申请日：2005-09-29

申请人： Chung-Ju Lee ,  Chih-Ning Wu ,  Wei-Tsun Shiau

发明人： Chung-Ju Lee ,  Chih-Ning Wu ,  Wei-Tsun Shiau

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/76834 ,  H01L21/28518 ,  H01L21/31111

摘要： A method of fabricating a semiconductor device is disclosed. The method includes defining an electrode on a semiconductor substrate; forming a spacer on at least one sidewall of the electrode; performing a process operation on the semiconductor substrate using the spacer as a mask and forming a material layer on the top or the surface of the semiconductor substrate and the electrode; and removing the spacer by steps of performing a wet etching process at a temperature in a range of 100° C. to 150° C. to etch the spacer using an acid solution containing phosphoric acid as an etchant. With respect to another aspect, a method of removing a spacer is also disclosed. The method includes performing a wet etching process at a temperature in a range of 100° C. to 150° C. to etch the spacer using an acid solution containing phosphoric acid as an etchant.

摘要翻译： 公开了制造半导体器件的方法。 该方法包括在半导体衬底上限定电极; 在所述电极的至少一个侧壁上形成间隔物; 在所述半导体衬底上使用所述间隔件作为掩模进行处理操作，并在所述半导体衬底和所述电极的顶部或表面上形成材料层; 并且通过在100℃至150℃的温度范围内进行湿蚀刻工艺的步骤去除间隔物，以使用含有磷酸作为蚀刻剂的酸溶液蚀刻间隔物。 关于另一方面，还公开了一种去除间隔物的方法。 该方法包括在100℃至150℃范围内的温度下进行湿蚀刻工艺，以使用含有磷酸作为蚀刻剂的酸溶液蚀刻间隔物。

公开(公告)号：US20070075379A1

公开(公告)日：2007-04-05

申请号：US11380212

申请日：2006-04-26

申请人： Chih-Ning Wu ,  Chung - Ju Lee ,  Wei-Tsun Shiau

发明人： Chih-Ning Wu ,  Chung - Ju Lee ,  Wei-Tsun Shiau

IPC分类号： H01L21/20 ,  H01L29/76

CPC分类号： H01L29/665 ,  H01L21/28518 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7843

摘要： A metal-oxide-semiconductor transistor device is disclosed, in which, a silicon nitride spacer has been formed but is removed after an ion implantation process to form a source/drain region and a salicide process to form a metal silicide layer on the surface of the source/drain region and the gate electrode are performed. The metal silicide layer comprises silicon, nickel and at least one metal selected from a group consisting of iridium, iron, cobalt, platinum, palladium, molybdenum, and tantalum; therefore, when the silicon nitride spacer is removed by etching, the metal silicide layer is not damaged.

摘要翻译： 公开了一种金属氧化物半导体晶体管器件，其中已经形成了氮化硅间隔物，但是在离子注入工艺之后被去除以形成源极/漏极区域和自对准硅化物工艺以在其表面上形成金属硅化物层 源极/漏极区域和栅极电极。 金属硅化物层包括硅，镍和选自铱，铁，钴，铂，钯，钼和钽中的至少一种金属; 因此，当通过蚀刻除去氮化硅间隔物时，金属硅化物层不被损坏。

公开(公告)号：US20070072402A1

公开(公告)日：2007-03-29

申请号：US11162952

申请日：2005-09-29

申请人： Chung - Ju Lee ,  Chih-Ning Wu ,  Wei-Tsun Shiau

发明人： Chung - Ju Lee ,  Chih-Ning Wu ,  Wei-Tsun Shiau

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L21/76834 ,  H01L21/28518 ,  H01L21/31111

摘要： A method of fabricating a semiconductor device is disclosed. The method includes defining an electrode on a semiconductor substrate; forming a spacer on at least one sidewall of the electrode; performing a process operation on the semiconductor substrate using the spacer as a mask and forming a material layer on the top or the surface of the semiconductor substrate and the electrode; and removing the spacer by steps of performing a wet etching process at a temperature in a range of 100° C. to 150° C. to etch the spacer using an acid solution containing phosphoric acid as an etchant. With respect to another aspect, a method of removing a spacer is also disclosed. The method includes performing a wet etching process at a temperature in a range of 100° C. to 150° C. to etch the spacer using an acid solution containing phosphoric acid as an etchant.

摘要翻译： 公开了制造半导体器件的方法。 该方法包括在半导体衬底上限定电极; 在所述电极的至少一个侧壁上形成间隔物; 在所述半导体衬底上使用所述间隔件作为掩模进行处理操作，并在所述半导体衬底和所述电极的顶部或表面上形成材料层; 并且通过在100℃至150℃的温度范围内进行湿蚀刻工艺的步骤去除间隔物，以使用含有磷酸作为蚀刻剂的酸溶液蚀刻间隔物。 关于另一方面，还公开了一种去除间隔物的方法。 该方法包括在100℃至150℃范围内的温度下进行湿蚀刻工艺，以使用含有磷酸作为蚀刻剂的酸溶液蚀刻间隔物。

公开(公告)号：US20070045227A1

公开(公告)日：2007-03-01

申请号：US11162156

申请日：2005-08-31

申请人： Chih-Ning Wu ,  Hsin Tai ,  Yi-Yiing Chiang

发明人： Chih-Ning Wu ,  Hsin Tai ,  Yi-Yiing Chiang

IPC分类号： C23F1/00 ,  H01L21/302 ,  B44C1/22 ,  C03C25/68

CPC分类号： H01L21/31138 ,  G03F7/427 ,  H01L21/02063

摘要： A method of stripping photoresist is provided. First, a first dielectric layer including a plurality of contact structures is provided. Then, a barrier layer is formed over the first dielectric layer. Thereafter, a second dielectric layer is formed over the barrier layer. Next, a patterned photoresist layer is formed over the second dielectric layer. Then, the patterned photoresist layer is used as a mask layer for patterning the second dielectric layer and the barrier layer to expose a portion of the contact structures. Furthermore, the patterned photoresist layer is removed by using an oxygen-free reducing gas. Since the reducing gas does not contain oxygen, the process can prevent oxide from forming on the contact structures, thereby reducing resistance of the contact structures.

摘要翻译： 提供剥离光刻胶的方法。 首先，提供包括多个接触结构的第一电介质层。 然后，在第一电介质层上形成阻挡层。 此后，在阻挡层上形成第二电介质层。 接下来，在第二电介质层上形成图案化的光致抗蚀剂层。 然后，图案化的光致抗蚀剂层用作掩模层，用于图案化第二介电层和阻挡层以暴露部分接触结构。 此外，通过使用无氧还原气体去除图案化的光致抗蚀剂层。 由于还原气体不含氧，因此能够防止在接触结构上形成氧化物，从而降低接触结构的电阻。

公开(公告)号：US20050239286A1

公开(公告)日：2005-10-27

申请号：US10904151

申请日：2004-10-27

申请人： Chih-Ning Wu ,  Wen-Liang Lien ,  Charlie Lee ,  Meiling Li

发明人： Chih-Ning Wu ,  Wen-Liang Lien ,  Charlie Lee ,  Meiling Li

IPC分类号： H01L21/02 ,  H01L21/311 ,  H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/02063 ,  H01L21/31138 ,  H01L21/76811

摘要： A two-step stripping method for removing via photoresist during the fabrication of trench-first partial-via dual damascene features is disclosed. In the first cleaning step, inert gas (He, Ar, N2)/fluorocarbon plasma is used to contact the remaining “Via Photo” for a short time period not exceeding 20 seconds. Thereafter, in the second cleaning step, a reducing plasma is used to completely strip the remaining “Via Photo”, thereby preventing the low-k or ultra low-k carbon-containing dielectric layer from potential carbon depletion.

摘要翻译： 公开了在制造沟槽首先部分通孔双镶嵌特征期间通过光致抗蚀剂去除的两步剥离方法。 在第一清洗步骤中，使用惰性气体（He，Ar，N 2 N 2）/氟碳等离子体与剩余的“通孔照片”接触不超过20秒的短时间。 此后，在第二清洗步骤中，使用还原等离子体来完全剥离剩余的“通孔照片”，从而防止低k或超低k含碳介质层潜在的碳消耗。

公开(公告)号：US07595234B2

公开(公告)日：2009-09-29

申请号：US11532100

申请日：2006-09-15

申请人： Po-Chao Tsao ,  Chang-Chi Huang ,  Ming-Tsung Chen ,  Yi-Yiing Chiang ,  Yu-Lan Chang ,  Chung-Ju Lee ,  Chih-Ning Wu ,  Kuan-Yang Liao

发明人： Po-Chao Tsao ,  Chang-Chi Huang ,  Ming-Tsung Chen ,  Yi-Yiing Chiang ,  Yu-Lan Chang ,  Chung-Ju Lee ,  Chih-Ning Wu ,  Kuan-Yang Liao

IPC分类号： H01L21/336

CPC分类号： H01L29/6653 ,  H01L21/28518 ,  H01L21/31111 ,  H01L29/6659

摘要： A method for forming a metal oxide semiconductor (MOS) transistor is provided. First, a gate structure is formed over a substrate. Then, offset spacers are formed on respective sidewalls of the gate structure. A first ion implantation process is performed to form a lightly doped drain (LDD) in the substrate beside the gate structure. Other spacers are formed on respective sidewalls of the offset spacers. Thereafter, a second ion implantation process is performed to form source/drain region in the substrate beside the spacers. Then, a metal silicide layer is formed on the surface of the source and the drain. An oxide layer is formed on the surface of the metal silicide layer. The spacers are removed and an etching stop layer is formed on the substrate. With the oxide layer over the metal silicide layer, the solvent for removing the spacers is prevented from damaging the metal silicide layer.

摘要翻译： 提供一种用于形成金属氧化物半导体（MOS）晶体管的方法。 首先，在基板上形成栅极结构。 然后，在栅极结构的相应侧壁上形成偏移间隔物。 执行第一离子注入工艺以在栅极结构旁边的衬底中形成轻掺杂漏极（LDD）。 在偏置间隔物的相应侧壁上形成其它间隔物。 此后，进行第二离子注入工艺以在衬垫旁边的衬垫上形成源极/漏极区域。 然后，在源极和漏极的表面上形成金属硅化物层。 在金属硅化物层的表面上形成氧化物层。 去除间隔物，并在衬底上形成蚀刻停止层。 通过金属硅化物层上的氧化物层，可以防止用于除去间隔物的溶剂损坏金属硅化物层。