利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

127 条记录 (耗时 0.031 秒)

    Multiprocessor computer system
    1.
    发明申请
    Multiprocessor computer system 审中-公开
    多处理器计算机系统

    公开(公告)号：US20050184994A1

    公开(公告)日：2005-08-25

    申请号：US11089177

    申请日：2005-03-24

    申请人： Masakazu Suzuoki ,  Akio Ohba ,  Masaaki Oka ,  Toshiyuki Hiroi ,  Teiji Yutaka ,  Toyoshi Okada ,  Masayoshi Tanaka

    发明人： Masakazu Suzuoki ,  Akio Ohba ,  Masaaki Oka ,  Toshiyuki Hiroi ,  Teiji Yutaka ,  Toyoshi Okada ,  Masayoshi Tanaka

    IPC分类号： G06T15/00 ,  G06F15/16 ,  G06T1/00

    CPC分类号： G06T15/005 ,  A63F2300/203

    摘要： The present invention relates to the architecture and use of a computer processor optimized for instruction and data processing. The computer processor includes a main processor element in operative communication with a main memory for storing data, and sub-processor elements in operative communication with the main processor element for processing the data. Each of the sub-processor elements including a dedicated local memory for storing instructions and data. The main processor desirably comprises a primary processor core, and the sub-processor elements desirably include a set of coprocessors. One of the coprocessors may be an embedded coprocessor that performs error checking in the primary processor core. Another one of the coprocessors may be a vector processing unit. A program can directly control the vector processing unit or may indirectly control it via the primary processor core.

    摘要翻译： 本发明涉及针对指令和数据处理优化的计算机处理器的架构和用途。 计算机处理器包括与用于存储数据的主存储器进行操作通信的主处理器元件，以及与主处理器元件进行操作通信的子处理器元件，用于处理数据。 每个子处理器元件包括用于存储指令和数据的专用本地存储器。 主处理器期望地包括主处理器核，并且子处理器元件期望地包括一组协处理器。 协处理器之一可以是在主处理器核中执行错误检查的嵌入式协处理器。 协处理器中的另一个可以是向量处理单元。 程序可以直接控制向量处理单元，或者可以通过主处理器内核间接控制它。

    Game system with graphics processor
    2.
    发明授权
    Game system with graphics processor 有权
    具有图形处理器的游戏系统

    公开(公告)号：US06807620B1

    公开(公告)日：2004-10-19

    申请号：US09502671

    申请日：2000-02-11

    申请人： Masakazu Suzuoki ,  Akio Ohba ,  Masaaki Oka ,  Toshiyuki Hiroi ,  Teiji Yutaka ,  Toyoshi Okada ,  Masayoshi Tanaka

    发明人： Masakazu Suzuoki ,  Akio Ohba ,  Masaaki Oka ,  Toshiyuki Hiroi ,  Teiji Yutaka ,  Toyoshi Okada ,  Masayoshi Tanaka

    IPC分类号： G06F900

    CPC分类号： G06T15/005 ,  A63F2300/203

    摘要： The present invention relates to the architecture and use of a computer system optimized for the efficient modeling of graphics. The computer system has a primary processor and a graphics processor. The primary processor has two vector processor units within it, one which is closely connected to central processor unit. Simultaneously performing complex modeling calculations on the first vector processor and CPU, and geometry transformation calculations on the second vector processor, allows for efficient modeling of graphics. Furthermore, the graphics processor is optimized to rapidly switch between data flow from the two vector processors. In addition, the graphics processor is able to render many pixels simultaneously, and has a local memory on the graphics processor chip that acts as a frame buffer, texture buffer, and z buffer. This allows a high fill rate to the frame buffer.

    摘要翻译： 本发明涉及针对图形的有效建模而优化的计算机系统的架构和用途。 计算机系统具有主处理器和图形处理器。 主处理器内有两个矢量处理器单元，一个与中央处理器单元紧密连接。 同时对第一个矢量处理器和CPU执行复杂建模计算，并在第二个矢量处理器上进行几何变换计算，可以对图形进行有效的建模。 此外，图形处理器被优化以在来自两个向量处理器的数据流之间快速切换。 此外，图形处理器能够同时渲染许多像素，并且在图形处理器芯片上具有作为帧缓冲器，纹理缓冲器和z缓冲器的本地存储器。 这允许帧缓冲器的高填充率。

    Game system with graphics processor
    7.
    发明授权
    Game system with graphics processor 有权
    具有图形处理器的游戏系统

    公开(公告)号：US06891544B2

    公开(公告)日：2005-05-10

    申请号：US10694482

    申请日：2003-10-27

    申请人： Masaaki Oka ,  Akio Ohba ,  Masayoshi Tanaka

    发明人： Masaaki Oka ,  Akio Ohba ,  Masayoshi Tanaka

    IPC分类号： G06T15/00 ,  G09G5/36

    CPC分类号： G06T15/005 ,  A63F2300/203

    摘要： The present invention relates to the architecture and use of a computer system optimized for the efficient modeling of graphics. The computer system has a primary processor and a graphics processor. The primary processor has two vector processor units within it, one which is closely connected to central processor unit. Simultaneously performing complex modeling calculations on the first vector processor and CPU, and geometry transformation calculations on the second vector processor, allows for efficient modeling of graphics. Furthermore, the graphics processor is optimized to rapidly switch between data flows from the two vector processors. In addition, the graphics processor is able to render many pixels simultaneously, and has a local memory on the graphics processor chip that acts as a frame buffer, texture buffer, and z buffer. This allows a high fill rate to the frame buffer.

    摘要翻译： 本发明涉及针对图形的有效建模而优化的计算机系统的架构和用途。 计算机系统具有主处理器和图形处理器。 主处理器内有两个矢量处理器单元，一个与中央处理器单元紧密连接。 同时对第一个矢量处理器和CPU执行复杂建模计算，并在第二个矢量处理器上进行几何变换计算，可以对图形进行有效的建模。 此外，图形处理器被优化以在来自两个向量处理器的数据流之间快速切换。 此外，图形处理器能够同时渲染许多像素，并且在图形处理器芯片上具有作为帧缓冲器，纹理缓冲器和z缓冲器的本地存储器。 这允许帧缓冲器的高填充率。

    Method and apparatus for time-sharing CPU system bus in image generation system
    8.
    发明授权
    Method and apparatus for time-sharing CPU system bus in image generation system 失效
    图像生成系统中CPU系统总线分时的方法和装置

    公开(公告)号：US5850540A

    公开(公告)日：1998-12-15

    申请号：US267678

    申请日：1994-06-29

    申请人： Makoto Furuhashi ,  Masakazu Suzuoki ,  Akio Ohba

    发明人： Makoto Furuhashi ,  Masakazu Suzuoki ,  Akio Ohba

    IPC分类号： G06F15/00 ,  G06F15/16 ,  G06T1/20 ,  G06T9/00 ,  G06T17/00 ,  G06F1/00

    CPC分类号： G06T9/00 ,  G06T1/20 ,  G06T17/00 ,  G06T9/007

    摘要： Methods and apparatus for generating image data are provided. A memory and a data processor are coupled with a system bus. In certain embodiments a data expanding apparatus is also coupled to the system bus and compressed data are transferred to the data expanding apparatus via the system bus and decompressed data are transferred therefrom to the memory without passing the compressed data through the data processor. Also in certain embodiments, an image data generation command string is transferred from the memory to an image data generation device via the system bus without passing the image data generation command string through the data processor.

    摘要翻译： 提供了生成图像数据的方法和装置。 存储器和数据处理器与系统总线耦合。 在某些实施例中，数据扩展设备也耦合到系统总线，并且压缩数据经由系统总线传送到数据扩展设备，并且解压缩的数据从其传送到存储器，而不会通过数据处理器传送压缩数据。 同样在某些实施例中，图像数据生成命令串经由系统总线从存储器传送到图像数据生成装置，而不通过图像数据生成命令串通过数据处理器。