公开(公告)号：US09530499B2

公开(公告)日：2016-12-27

申请号：US13557401

申请日：2012-07-25

申请人： Yosuke Bando ,  Atsuhiro Kinoshita ,  Atsushi Kunimatsu

发明人： Yosuke Bando ,  Atsuhiro Kinoshita ,  Atsushi Kunimatsu

IPC分类号： G11C15/04 ,  G06F17/30 ,  G11C15/00

CPC分类号： G11C15/04 ,  G06F17/30864 ,  G06F17/30949 ,  G06F17/30985 ,  G11C15/00

摘要： According to one embodiment, a semiconductor memory device includes a memory and a controller. The memory stores data pieces and search information including entries, where each entry is associated with a search key for specifying one data piece and a real address at which the data piece is stored. Upon reception of a first command, the controller, when the first command specifies a search key, outputs one data piece corresponding to one entry which includes the search key, and when the first command specifies one real address, outputs one data piece corresponding to one entry including the real address.

摘要翻译： 根据一个实施例，半导体存储器件包括存储器和控制器。 存储器存储包括条目的数据片段和搜索信息，其中每个条目与用于指定一个数据片段的搜索关键字和存储数据片段的实际地址相关联。 当接收到第一命令时，控制器在第一命令指定搜索关键字时，输出与包括搜索关键字的一个条目相对应的一个数据段，并且当第一命令指定一个实际地址时，输出与一个对应的一个数据 输入包括真实地址。

公开(公告)号：US09418044B2

公开(公告)日：2016-08-16

申请号：US10733174

申请日：2003-12-11

申请人： Masaaki Oka ,  Akio Ohba ,  Junichi Asano ,  Junichi Naoi ,  Atsushi Kunimatsu ,  Jiro Amemiya

发明人： Masaaki Oka ,  Akio Ohba ,  Junichi Asano ,  Junichi Naoi ,  Atsushi Kunimatsu ,  Jiro Amemiya

IPC分类号： G06F9/50 ,  G06F15/80

CPC分类号： G06F15/8007 ,  A63F2300/20 ,  A63F2300/60 ,  A63F2300/6063 ,  G06F9/50 ,  G06F9/505

摘要： An entertainment device includes a general-purpose signal processor made up of an assembly of component-processors, each of which can operate in parallel under operating environments independent of others component-processors. A management processor controls a cross bar so as to change the operating environments of the respective component-processors in accordance with a demand for signal processing which is given from a CPU, and to change over any one of the component-processors which receives a signal to be processed which is inputted through the cross bar or outputs a processed signal in accordance with the demand for signal processing.

摘要翻译： 娱乐设备包括由组件处理器组成的通用信号处理器，每个组件处理器可以在独立于其他组件处理器的操作环境下并行操作。 管理处理器控制交叉条，以便根据从CPU给出的对信号处理的需求来改变各个组件处理器的操作环境，并且改变接收信号的任何一个组件处理器 被处理，其通过横杆输入或者根据对信号处理的需求输出处理的信号。

公开(公告)号：US08645612B2

公开(公告)日：2014-02-04

申请号：US13076952

申请日：2011-03-31

申请人： Atsushi Kunimatsu ,  Goh Uemura ,  Tsutomu Owa

发明人： Atsushi Kunimatsu ,  Goh Uemura ,  Tsutomu Owa

IPC分类号： G06F13/16

CPC分类号： G06F9/45537 ,  G06F12/0246 ,  G06F12/0802 ,  G06F2009/45583 ,  G06F2212/1036 ,  G06F2212/2022 ,  G06F2212/7208

摘要： According to one embodiment, an information processing device includes an OS and a virtual machine switching section. The OS accesses a hardware resource including a nonvolatile semiconductor memory and a semiconductor memory used as a cache memory of the nonvolatile semiconductor memory. The virtual machine switching section switches a virtual machine in exection from a first virtual machine to a second virtual machine while a cache process is executed, when cache miss in a process executed by the first virtual machine is detected.

摘要翻译： 根据一个实施例，信息处理设备包括OS和虚拟机切换部分。 OS访问包括用作非易失性半导体存储器的高速缓冲存储器的非易失性半导体存储器和半导体存储器的硬件​​资源。 当检测到由第一虚拟机执行的处理中的高速缓存未命中时，虚拟机切换部分将执行高速缓存处理的虚拟机从第一虚拟机切换到第二虚拟机。

公开(公告)号：US08255614B2

公开(公告)日：2012-08-28

申请号：US12561924

申请日：2009-09-17

申请人： Takashi Omizo ,  Atsushi Kunimatsu

发明人： Takashi Omizo ,  Atsushi Kunimatsu

IPC分类号： G06F12/00

CPC分类号： G06F12/0246 ,  G06F12/0866 ,  G06F2212/2022 ,  G06F2212/7201

摘要： An information processing device of an example of the invention comprises an address generation section that generates a write address indicating a write position in a nonvolatile memory so that the write position is shifted in order to suppress each number of times of overlapped writing for each position of the nonvolatile memory when a write operation to the nonvolatile memory from a processor is performed, an order generation section that generates order information indicating a generation order of the writing operation, and a write control section that stores write information to the write address, and stores the order information to the nonvolatile memory so that the order information is related to at least one of the stored write information and the write address.

摘要翻译： 本发明实施例的信息处理装置包括：地址生成部，其生成表示非易失性存储器中的写入位置的写入地址，使得写入位置被移位，以便抑制每个位置的重叠写入次数 执行从处理器对非易失性存储器的写入操作时的非易失性存储器，产生指示写入操作的生成顺序的顺序信息的顺序生成部，以及将写入信息存储到写入地址的写入控制部， 将订单信息提供给非易失性存储器，使得订单信息与所存储的写入信息和写入地址中的至少一个相关。

公开(公告)号：US20120124290A1

公开(公告)日：2012-05-17

申请号：US13360903

申请日：2012-01-30

申请人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda

发明人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda

IPC分类号： G06F12/08

CPC分类号： G06F12/0246 ,  G06F12/0804 ,  G06F2212/7201 ,  G06F2212/7211

摘要： An integrated memory management device according to an example of the invention comprises an acquiring unit acquiring a read destination logical address from a processor, an address conversion unit converting the read destination logical address into a read destination physical address of a non-volatile main memory, an access unit reading, from the non-volatile main memory, data that corresponds to the read destination physical address and has a size that is equal to a block size or an integer multiple of the page size of the non-volatile main memory, and transmission unit transferring the read data to a cache memory of the processor having a cache size that depends on the block size or the integer multiple of the page size of the non-volatile main memory.

摘要翻译： 根据本发明的示例的集成存储器管理装置包括获取单元，其从处理器获取读取的目的地逻辑地址，地址转换单元将读取的目的地逻辑地址转换为非易失性主存储器的读取目的地物理地址， 来自非易失性主存储器的访问单元读取与读取的目的地物理地址对应的数据，并且具有等于非易失性主存储器的页面大小的块大小或整数倍的大小，以及 传输单元将读取的数据传送到具有取决于非易失性主存储器的页面大小的块大小或整数倍的高速缓存大小的处理器的高速缓存存储器。

公开(公告)号：US20120030413A1

公开(公告)日：2012-02-02

申请号：US13050528

申请日：2011-03-17

申请人： Masaki Miyagawa ,  Atsushi Kunimatsu ,  Tsutomu Owa ,  Reina Nishino

发明人： Masaki Miyagawa ,  Atsushi Kunimatsu ,  Tsutomu Owa ,  Reina Nishino

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/205

摘要： According to one embodiment, a memory management device configured to manage a main memory including a nonvolatile semiconductor memory, the memory management device includes a sort module configured to sort, at a time of a data write operation in the nonvolatile semiconductor memory, data to write areas of the nonvolatile semiconductor memory, based on information of a frequency of write which is determined by a data attribute of the data, and a control module configured to write the sorted data in the nonvolatile semiconductor memory by an incremental-write type.

摘要翻译： 根据一个实施例，一种存储器管理装置，被配置为管理包括非易失性半导体存储器的主存储器，所述存储器管理装置包括分类模块，其被配置为在所述非易失性半导体存储器中的数据写入操作时对写入的数据进行排序 基于由数据的数据属性确定的写入频率的信息的非易失性半导体存储器的区域以及被配置为通过增量写入类型将排序数据写入非易失性半导体存储器的控制模块。

公开(公告)号：US20110069065A1

公开(公告)日：2011-03-24

申请号：US12885805

申请日：2010-09-20

申请人： Kazuhiro Hiwada ,  Atsushi Kunimatsu ,  Goh Uemura ,  Takashi Takemoto ,  Hidenao Bito

发明人： Kazuhiro Hiwada ,  Atsushi Kunimatsu ,  Goh Uemura ,  Takashi Takemoto ,  Hidenao Bito

IPC分类号： G06T17/20 ,  G06T17/00

CPC分类号： G06T17/20 ,  G06T15/005

摘要： According to one embodiment, an image processing apparatus includes a processing unit, a tessellation processing unit and a tessellation data storage unit. The processing unit performs interpolation processing on vertex data of a vector image for each sprite. The tessellation processing unit is hardware to perform tessellation processing that generates primitives based on the vertex data from the processing unit. The tessellation data storage unit stores the primitives generated by the tessellation processing unit for each sprite. The processing unit generates a rendering function to render the vector image based on the stored primitives in the tessellation data storage unit, the stored primitives is generated by rendering processing prior to the present rendering processing.

摘要翻译： 根据一个实施例，图像处理装置包括处理单元，细分处理单元和细分数据存储单元。 处理单元对于每个子画面对矢量图像的顶点数据进行插值处理。 细分处理单元是用于执行基于来自处理单元的顶点数据生成图元的细分处理的硬件。 细分数据存储单元存储由每个子画面的细分处理单元生成的图元。 处理单元生成渲染功能，以基于镶嵌数据存储单元中存储的图元渲染矢量图像，通过在当前渲染处理之前的渲染处理来生成存储的图元。

公开(公告)号：US20100185804A1

公开(公告)日：2010-07-22

申请号：US12561924

申请日：2009-09-17

申请人： Takashi Omizo ,  Atsushi Kunimatsu

发明人： Takashi Omizo ,  Atsushi Kunimatsu

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F12/0246 ,  G06F12/0866 ,  G06F2212/2022 ,  G06F2212/7201

摘要： An information processing device of an example of the invention comprises an address generation section that generates a write address indicating a write position in a nonvolatile memory so that the write position is shifted in order to suppress each number of times of overlapped writing for each position of the nonvolatile memory when a write operation to the nonvolatile memory from a processor is performed, an order generation section that generates order information indicating a generation order of the writing operation, and a write control section that stores write information to the write address, and stores the order information to the nonvolatile memory so that the order information is related to at least one of the stored write information and the write address.

摘要翻译： 本发明实施例的信息处理装置包括：地址生成部，其生成表示非易失性存储器中的写入位置的写入地址，使得写入位置被移位，以便抑制每个位置的重叠写入次数 执行从处理器对非易失性存储器的写入操作时的非易失性存储器，产生指示写入操作的生成顺序的顺序信息的顺序生成部，以及将写入信息存储到写入地址的写入控制部， 将订单信息提供给非易失性存储器，使得订单信息与所存储的写入信息和写入地址中的至少一个相关。

公开(公告)号：US20100064111A1

公开(公告)日：2010-03-11

申请号：US12555952

申请日：2009-09-09

申请人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

发明人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

IPC分类号： G06F12/00 ,  G06F12/16 ,  G06F12/02

CPC分类号： G06F12/0804 ,  G06F12/0246 ,  G06F12/08 ,  G06F12/0888 ,  G06F2212/1036 ,  G06F2212/2022 ,  G06F2212/205 ,  G06F2212/7201

摘要： A device according to an example of the invention comprises a section which accepts a write destination logical address and write target data from a processor, the write destination logical address indicating a write position to write the write target data into a composite memory which includes a first memory and a nonvolatile second memory, a section which determines a write destination physical address corresponding to the write destination logical address so that the number of times of access to the second memory is smaller than the number of times of access to the first memory, a section which stores, in a storage section, address conversion data associating the write destination logical address with the write destination physical address, and a section which writes the write target data into a position in the composite memory indicated by the write destination physical address.

摘要翻译： 根据本发明的示例的设备包括接收来自处理器的写入目的地逻辑地址和写入目标数据的部分，写入目的地逻辑地址指示写入位置以将写入目标数据写入复合存储器，该复合存储器包括第一 存储器和非易失性第二存储器，确定与写入目的地逻辑地址相对应的写目的物理地址的部分，使得对第二存储器的访问次数小于对第一存储器的访问次数， 在存储部中存储将写入目的地逻辑地址与写入目的地物理地址相关联的地址转换数据以及将写入目标数据写入由写入目的地物理地址指示的复合存储器中的位置的部分。

公开(公告)号：US20080154779A1

公开(公告)日：2008-06-26

申请号：US11842621

申请日：2007-08-21

申请人： Atsushi Kunimatsu ,  Akira Miura

发明人： Atsushi Kunimatsu ,  Akira Miura

IPC分类号： H04L9/00

CPC分类号： G06Q20/123 ,  G06Q30/02

摘要： An electric comic book delivering server delivers translated electric comic book by transmitting original electric comic book data, mask data and translation data to a client terminal via a communication network. The mask data is used to mask a display portion of first language. The translation data is used to superimpose a display portion of second language on the masked display portion of first language. When the electric comic book delivering server obtains mask data and translation data from another client terminal in which the mask data and the translation data have been created, the electric comic book delivering server registers the mask data and the translation data into a database thereof. The comic book delivering server transmits payment demand information to a client whenever the server transmits, to the client, the original electric comic book data, the mask data and the translation data thus registered.

摘要翻译： 电子漫画传送服务器通过通过通信网络将原始电子漫画数据，屏蔽数据和翻译数据传送到客户端，提供翻译的电动漫画书。 掩模数据用于掩蔽第一语言的显示部分。 翻译数据用于将第二语言的显示部分叠加在第一语言的被屏蔽的显示部分上。 当电动漫画传送服务器从其中已经创建了掩码数据和翻译数据的另一客户终端获取掩码数据和翻译数据时，电漫书传送服务器将掩码数据和翻译数据登记到其数据库中。 漫画传送服务器每当服务器向客户端发送原始电子漫画书数据，掩码数据和如此登记的翻译数据时，向客户端发送支付需求信息。