公开(公告)号：US20090321893A1

公开(公告)日：2009-12-31

申请号：US12215761

申请日：2008-06-30

申请人： Dinesh Somasekhar ,  Tanay Karnik ,  Jianping Xu ,  Yibin Ye

发明人： Dinesh Somasekhar ,  Tanay Karnik ,  Jianping Xu ,  Yibin Ye

IPC分类号： H01L29/40

CPC分类号： H01L25/18 ,  G11C5/02 ,  G11C5/063 ,  H01L23/481 ,  H01L23/5286 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/05599

摘要： In some embodiments, provided is an integrated circuit with a first die coupled to a second die. The second die has through-silicon vias disposed through it to provide power references to the first die. The through-silicon vias are laterally re-positionable without inhibiting circuit sections in the second die.

摘要翻译： 在一些实施例中，提供了具有与第二管芯耦合的第一管芯的集成电路。 第二裸片具有穿过其设置的通硅通孔，以提供对第一裸片的功率参考。 贯通硅通孔可横向重新定位，而不会妨碍第二管芯中的电路部分。

公开(公告)号：US07199665B2

公开(公告)日：2007-04-03

申请号：US10954127

申请日：2004-09-29

申请人： Fabrice Paillet ,  Tanay Karnik

发明人： Fabrice Paillet ,  Tanay Karnik

IPC分类号： H03F3/04

CPC分类号： H03K5/133 ,  H03K5/1515 ,  H03K2005/00202

摘要： A converter includes an input circuit to receive a single-ended input signal to generate a number of control signals. The control signals have a delay different from one another relative to the single-ended input signal. The converter also includes a first output circuit and a second output circuit. The first output circuit responds to the control signals to generate a first output signal. The second output circuit responds to the control signals to generate a second output signal. The first and second output signals are non-overlapping and form a complimentary signal pair.

摘要翻译： A转换器包括用于接收单端输入信号以产生多个控制信号的输入电路。 控制信号相对于单端输入信号具有彼此不同的延迟。 转换器还包括第一输出电路和第二输出电路。 第一输出电路响应控制信号以产生第一输出信号。 第二输出电路响应控制信号以产生第二输出信号。 第一和第二输出信号是不重叠的，并形成一个互补信号对。

公开(公告)号：US20060285393A1

公开(公告)日：2006-12-21

申请号：US11158518

申请日：2005-06-21

申请人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen Tang ,  Mohsen Alavi ,  Vivek De ,  Tanay Karnik

发明人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen Tang ,  Mohsen Alavi ,  Vivek De ,  Tanay Karnik

IPC分类号： G11C16/04

CPC分类号： G11C17/18

摘要： A method of programming a memory array is provided, including accessing a plurality of word lines of the memory array by providing a plurality of voltage steps sequentially after one another to the respective word lines, and accessing a plurality of bit lines of the memory array each time that a respective word line is accessed, to program a plurality of devices corresponding to individual word and bit lines that are simultaneously accessed, each device being programmed by breaking a dielectric layer of the device, accessing of the bit lines being sequenced such that only a single one of the devices is programmed at a time.

摘要翻译： 提供了一种对存储器阵列进行编程的方法，包括通过相对于各个字线相互依次提供多个电压步骤来访问存储器阵列的多个字线，以及每个存储器阵列的多个位线 访问相应字线的时间，对与同时访问的各个字和位线相对应的多个设备进行编程，每个设备通过断开设备的介电层进行编程，访问位线被排序，使得只有 一个设备中的单个设备一次被编程。

公开(公告)号：US06828857B2

公开(公告)日：2004-12-07

申请号：US10317763

申请日：2002-12-11

申请人： Fabrice Paillet ,  Tanay Karnik

发明人： Fabrice Paillet ,  Tanay Karnik

IPC分类号： H03F318

CPC分类号： H03F3/345 ,  H03F1/342 ,  H03F3/3022

摘要： A three-stage transimpedance amplifier, where the first stage is a shunt-shunt feedback amplifier, the second stage is a simple voltage amplifier, and the third stage is a shunt-shunt feedback amplifier. The third stage comprises a pMOSFET serially connected with a nMOSFET, where their gates are connected together and to the output port of the second stage, and comprises a feedback pMOSFET or resistor to provide negative feedback from the drains of the pMOSFET and nMOSFET to the output port of the second stage.

摘要翻译： 三级跨阻放大器，其中第一级是并联反馈放大器，第二级是简单的电压放大器，第三级是并联反馈放大器。 第三级包括与nMOSFET串联连接的pMOSFET，其栅极连接在一起并连接到第二级的输出端口，并且包括反馈pMOSFET或电阻器，以从pMOSFET和nMOSFET的漏极向输出端提供负反馈 第二阶段港

公开(公告)号：US06771862B2

公开(公告)日：2004-08-03

申请号：US09995434

申请日：2001-11-27

申请人： Tanay Karnik ,  Jianping Xu

发明人： Tanay Karnik ,  Jianping Xu

IPC分类号： G02B644

CPC分类号： G02B6/4416 ,  G02B6/3817 ,  G02B6/441

摘要： A signaling medium is disclosed. The signaling medium includes several optical media and electrical conductors arranged such that one or more of the electrical conductors are disposed between the optical media. The medium may be shielded, and may included multiple groupings of electrical conductors and optical media. A connector; a signaling assembly, including a signaling medium and connector; a circuit board; and a signal communication system (including multiple circuit boards and one or more signaling media) are also disclosed.

摘要翻译： 公开了一种信令介质。 信令介质包括若干光学介质和布置成使得一个或多个电导体设置在光学介质之间的电导体。 介质可以被屏蔽，并且可以包括多个电导体和光学介质的分组。 连接器 信令组件，包括信令介质和连接器; 电路板; 并且还公开了信号通信系统（包括多个电路板和一个或多个信令介质）。

公开(公告)号：US06552887B1

公开(公告)日：2003-04-22

申请号：US09608457

申请日：2000-06-29

申请人： Tanay Karnik ,  Rajendran Nair ,  Vivek K. De

发明人： Tanay Karnik ,  Rajendran Nair ,  Vivek K. De

IPC分类号： G11C1140

CPC分类号： G11C5/005 ,  G11C11/401 ,  H01L27/0808

摘要： A voltage dependent capacitor to provide soft error rate tolerance in an integrated circuit is disclosed. In one embodiment, a parallel n-p voltage dependent capacitor is used to protect a node from noise. In another embodiment, an nFET-in-nWell voltage dependent capacitor is used to provide a soft error rate tolerant capacitor with reduced area.

摘要翻译： 公开了一种用于在集成电路中提供软错误率容限的电压相关电容器。 在一个实施例中，使用并联n-p电压依赖电容器来保护节点免受噪声。 在另一个实施例中，使用nFET-nWell电压相关电容器来提供具有减小的面积的软误差容限电容器。

公开(公告)号：US08283771B2

公开(公告)日：2012-10-09

申请号：US12215761

申请日：2008-06-30

申请人： Dinesh Somasekhar ,  Tanay Karnik ,  Jianping Xu ,  Yibin Ye

发明人： Dinesh Somasekhar ,  Tanay Karnik ,  Jianping Xu ,  Yibin Ye

IPC分类号： H01L23/04 ,  H01L23/52

CPC分类号： H01L25/18 ,  G11C5/02 ,  G11C5/063 ,  H01L23/481 ,  H01L23/5286 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/05599

摘要： In some embodiments, provided is an integrated circuit with a first die coupled to a second die. The second die has through-silicon vias disposed through it to provide power references to the first die. The through-silicon vias are laterally re-positionable without inhibiting circuit sections in the second die.

摘要翻译： 在一些实施例中，提供了具有与第二管芯耦合的第一管芯的集成电路。 第二裸片具有穿过其设置的通硅通孔，以提供对第一裸片的功率参考。 贯通硅通孔可横向重新定位，而不会妨碍第二管芯中的电路部分。

公开(公告)号：US07386080B2

公开(公告)日：2008-06-10

申请号：US10673218

申请日：2003-09-30

申请人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu

发明人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu

IPC分类号： H04L7/00

CPC分类号： H04L7/0079 ,  H03L7/0812 ,  H04L7/0008

摘要： A system and method for sampling a data stream generates a number of clock signals having equally spaced phases and then samples a data stream using the clock signals. The clock phases are preferably based on a predetermined fraction of a data rate frequency of the data stream, and sampling is performed based on predetermined combinations of the clock signals. While the system and method is suitable for sampling data transmitted for a wide variety of data rates, the system and method is especially well-suited to sampling at data transmitted at high rates, for example, equal to or greater than 20 Gb/s.

摘要翻译： 用于对数据流进行采样的系统和方法产生具有相等间隔相位的多个时钟信号，然后使用时钟信号对数据流进行采样。 时钟相位优选地基于数据流的数据速率频率的预定分数，并且基于时钟信号的预定组合来执行采样。 虽然系统和方法适合于为各种数据速率传输的数据采样，但是该系统和方法特别适合于以高速率传输的数据进行采样，例如等于或大于20Gb / s。

公开(公告)号：US07167397B2

公开(公告)日：2007-01-23

申请号：US11158518

申请日：2005-06-21

申请人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Mohsen Alavi ,  Vivek K. De ,  Tanay Karnik

发明人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Mohsen Alavi ,  Vivek K. De ,  Tanay Karnik

IPC分类号： G11C16/04

CPC分类号： G11C17/18

摘要： A method of programming a memory array is provided, including accessing a plurality of word lines of the memory array by providing a plurality of voltage steps sequentially after one another to the respective word lines, and accessing a plurality of bit lines of the memory array each time that a respective word line is accessed, to program a plurality of devices corresponding to individual word and bit lines that are simultaneously accessed, each device being programmed by breaking a dielectric layer of the device, accessing of the bit lines being sequenced such that only a single one of the devices is programmed at a time.

摘要翻译： 提供了一种对存储器阵列进行编程的方法，包括通过相对于各个字线相互依次提供多个电压步骤来访问存储器阵列的多个字线，以及每个存储器阵列的多个位线 访问相应字线的时间，对与同时访问的各个字和位线相对应的多个设备进行编程，每个设备通过断开设备的介电层进行编程，访问位线被排序，使得只有 一个设备中的单个设备一次被编程。

公开(公告)号：US07088138B2

公开(公告)日：2006-08-08

申请号：US10929412

申请日：2004-08-31

申请人： Jianping Xu ,  Fabrice Paillet ,  Tanay Karnik

发明人： Jianping Xu ,  Fabrice Paillet ,  Tanay Karnik

IPC分类号： H03K19/21

CPC分类号： H03K19/215

摘要： A CML XOR logic circuit is provided that includes a pair of pull-up transistors, a pair of current source transistors and a logic switch network coupled between the pull-up transistors and the current source transistors. The logic switch network including a plurality of transistors divided into a first branch, a second branch and a third branch. A tail current flows through the first branch, the second branch or the third branch based on at least two input signals to the plurality of transistors.