公开(公告)号：US20120276714A1

公开(公告)日：2012-11-01

申请号：US13096976

申请日：2011-04-28

申请人： Shing-Yih Shih ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Shing-Yih Shih ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/31

CPC分类号： H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02326 ,  H01L21/76224 ,  H01L21/76227

摘要： A method of oxidizing polysilazane is disclosed, comprising providing a substrate, comprising a trench, forming a polysilazane layer in the trench, and treating the polysilazane layer in an acid containing solution applied with mega-sonic waves to oxidize the polysilazane layer, wherein the acid containing solution comprises phosphoric acid, sulfuric acid, H2SO4 added with O3 (SOM), H2SO4 added with H2O2 (SPM), H3PO4 added with O3, or H3PO4 added with H2O2, and removing the silicon oxide layer outside of the trench.

摘要翻译： 公开了一种氧化聚硅氮烷的方法，其包括提供基底，包括沟槽，在沟槽中形成聚硅氮烷层，以及处理应用大声波的含酸溶液中的聚硅氮烷层以氧化聚硅氮烷层，其中酸 （SOM），加入H 2 O 2（SPM）的H 2 SO 4，添加有O 3的H 3 PO 4或加入H 2 O 2的H 3 PO 4，并除去沟槽外的氧化硅层。

公开(公告)号：US08298939B1

公开(公告)日：2012-10-30

申请号：US13162536

申请日：2011-06-16

申请人： Jar-Ming Ho ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Jar-Ming Ho ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/44

CPC分类号： H01L21/28562 ,  H01L21/76879 ,  H01L21/76895 ,  H01L29/456 ,  H01L29/66628

摘要： A method for fabricating a conductive contact is provided, including: providing a semiconductor substrate with a dielectric layer formed thereover and two conductive regions and an isolation element formed therein, wherein the isolation element isolates the two conductive regions from each other; forming an opening in the dielectric layer, exposing a top surface of the isolation element and a portion of a top surface of each of the conductive regions; performing an epitaxy process and forming a conductive semiconductor layer within the opening, overlying the top surface of the isolation element and the portion of the top surface of each of the conductive regions; and forming a conductive layer in the opening, overlying the conductive semiconductor layer and filling the opening.

摘要翻译： 提供了一种用于制造导电接触的方法，包括：提供半导体衬底，其上形成有介电层和两个导电区域和形成在其中的隔离元件，其中隔离元件将两个导电区域相互隔离; 在所述电介质层中形成开口，暴露所述隔离元件的顶表面和每个所述导电区域的顶表面的一部分; 执行外延工艺并在开口内形成导电半导体层，覆盖隔离元件的顶表面和每个导电区域的顶表面的部分; 以及在所述开口中形成导电层，覆盖所述导电半导体层并填充所述开口。

公开(公告)号：US20120270408A1

公开(公告)日：2012-10-25

申请号：US13093838

申请日：2011-04-25

申请人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/31

CPC分类号： H01L21/28202 ,  H01L29/513 ,  H01L29/518

摘要： A manufacturing method of a gate dielectric layer that includes a nitride layer and an oxide layer is provided. A substrate is provided. A nitridation treatment is performed to form the nitride layer on the substrate. An oxidation treatment is performed subsequent to the formation of the nitride layer to form the oxide layer between the nitride layer and the substrate.

摘要翻译： 提供了包括氮化物层和氧化物层的栅极电介质层的制造方法。 提供基板。 进行氮化处理以在衬底上形成氮化物层。 在形成氮化物层之后进行氧化处理，以在氮化物层和衬底之间形成氧化物层。

公开(公告)号：US20120270394A1

公开(公告)日：2012-10-25

申请号：US13093735

申请日：2011-04-25

申请人： Shing-Yih Shih ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Shing-Yih Shih ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/768

CPC分类号： H01L21/304 ,  H01L21/76898

摘要： A method of bevel trimming a three dimensional (3D) semiconductor device is disclosed, comprising providing a substrate with stack layers thereon and through substrate vias (TSV) therein, wherein an edge of the substrate is curved, performing a bevel trimming step to the curved edge of the substrate for obtaining a planar edge, and thinning the substrate to expose the through substrate vias.

摘要翻译： 公开了一种斜面修整三维（3D）半导体器件的方法，包括提供衬底上的堆叠层，并通过其中的衬底通孔（TSV），其中衬底的边缘是弯曲的，对弯曲的 边缘，用于获得平面边缘，并且使基板变薄以暴露通过的基板通孔。

公开(公告)号：US20120267760A1

公开(公告)日：2012-10-25

申请号：US13093840

申请日：2011-04-25

申请人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Kuo-Hui Su ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L29/92 ,  H01L21/02

CPC分类号： H01L28/75

摘要： A capacitor and a manufacturing method thereof are provided. The capacitor includes a first electrode, a first metal layer, a dielectric layer and a second electrode. The first electrode is disposed on a substrate. The first metal layer is disposed on the first electrode. The dielectric layer is disposed on the first metal layer, wherein the material of the first metal layer does not react with the material of the dielectric layer. The second electrode is disposed on the dielectric layer.

摘要翻译： 提供电容器及其制造方法。 电容器包括第一电极，第一金属层，电介质层和第二电极。 第一电极设置在基板上。 第一金属层设置在第一电极上。 电介质层设置在第一金属层上，其中第一金属层的材料不与电介质层的材料反应。 第二电极设置在电介质层上。

公开(公告)号：US20120264354A1

公开(公告)日：2012-10-18

申请号：US13086367

申请日：2011-04-13

申请人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： B24B49/12 ,  B24B49/08

CPC分类号： H01L21/67259 ,  B24B37/005 ,  B24B37/30 ,  B24B49/08 ,  B24B49/10 ,  B24B49/12 ,  H01L21/68735

摘要： A distance monitoring device is provided. The device is suitable for a chemical mechanical polishing (CMP) apparatus. A polishing head of the CMP apparatus includes a frame and a membrane. The membrane is mounted on the frame, and a plurality of air bags is formed by the membrane and the frame in the polishing head. The distance monitoring device includes a plurality of distance detectors disposed on the frame corresponding to the air bags respectively to set a location of each of the distance detectors on the frame as a reference point, wherein each of the distance detectors is configured to measure a distance between each of the reference points and the membrane.

摘要翻译： 提供了一种距离监测装置。 该设备适用于化学机械抛光（CMP）设备。 CMP设备的抛光头包括框架和膜。 膜安装在框架上，并且多个气囊由抛光头中的膜和框架形成。 距离监视装置包括多个距离检测器，其分别布置在与气囊对应的框架上，以将每个距离检测器的位置设置在框架上作为参考点，其中每个距离检测器被配置成测量距离 在每个参考点和膜之间。

公开(公告)号：US20120264300A1

公开(公告)日：2012-10-18

申请号：US13086366

申请日：2011-04-13

申请人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/306

CPC分类号： H01L21/3212 ,  H01L21/7684 ,  H01L21/76898

摘要： A method of fabricating the semiconductor component including following steps is provided. A substrate is provided, wherein an opening is already formed in the substrate. A material layer is formed on the substrate, wherein the material layer fills up the opening, and the material layer outside and above the opening has a recess therein. A sacrifice layer is formed on a surface of the recess. A chemical mechanical polishing (CMP) process is performed to remove the sacrifice layer and the material layer outside the opening, wherein a polishing rate of the CMP process on the material layer is greater than that of the CMP process on the sacrifice layer.

摘要翻译： 提供一种制造半导体元件的方法，包括以下步骤。 提供了一种基板，其中已经在基板中形成了开口。 在基板上形成材料层，其中材料层填充开口，并且开口外部和上方的材料层在其中具有凹部。 牺牲层形成在凹部的表面上。 进行化学机械抛光（CMP）工艺以去除开口外部的牺牲层和材料层，其中在牺牲层上CMP材料层上的CMP工艺的抛光速率大于抛光速率。

公开(公告)号：US20120264299A1

公开(公告)日：2012-10-18

申请号：US13085487

申请日：2011-04-13

申请人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Chien-Mao Liao ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/306

CPC分类号： H01L21/3212 ,  H01L21/31053

摘要： A chemical mechanical polishing (CMP) method is provided The method is capable of polishing a substrate in a CMP apparatus by using a hydrophobic polishing pad and includes following steps. A first CMP process is performed to the substrate. A first cleaning process is performed to the hydrophobic polishing pad. A second CMP process is performed to the substrate, wherein the first CMP process, the first cleaning process and the second CMP process are performed in sequence.

摘要翻译： 提供了化学机械抛光（CMP）方法。该方法能够通过使用疏水性抛光垫在CMP设备中抛光衬底，并且包括以下步骤。 对基板进行第一CMP处理。 对疏水性抛光垫进行第一清洗处理。 对基板执行第二CMP处理，其中依次执行第一CMP处理，第一清洗处理和第二CMP处理。

公开(公告)号：US08288279B1

公开(公告)日：2012-10-16

申请号：US13162537

申请日：2011-06-16

申请人： Jar-Ming Ho ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Jar-Ming Ho ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L21/44 ,  H01L21/336

CPC分类号： H01L27/10888 ,  H01L21/76838 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/66628 ,  H01L29/7834

摘要： A method for fabricating a conductive contact is provided, including: providing a semiconductor substrate with a gate structure and a pair of first conductive regions in a first region, and a pair of second conductive regions and an isolation element in the second region, and a first dielectric layer and a second dielectric layer thereon; forming a third dielectric layer and a fourth dielectric layer over the semiconductor substrate in the first region; forming a pattern mask layer with a first opening over the second dielectric layer in the second region; performing an etching process to the third and fourth dielectric layers in the first region and a portion of the first and second dielectric layers in the second region exposed by the first opening; removing the patterned mask layer; forming a first conductive semiconductor layer over the first conductive regions and a second conductive semiconductor layer over the isolation element and portions of the top surface of the second conductive regions; forming a fifth dielectric layer over the semiconductor substrate; forming a third opening in the fifth dielectric layer in the second region; and forming a conductive layer in the third opening.

摘要翻译： 提供了一种用于制造导电触点的方法，包括：在第一区域中提供具有栅极结构和一对第一导电区域的半导体衬底以及第二区域中的一对第二导电区域和隔离元件，以及 第一电介质层和第二电介质层; 在所述第一区域中在所述半导体衬底上形成第三电介质层和第四电介质层; 在所述第二区域中形成具有在所述第二介电层上的第一开口的图案掩模层; 对所述第一区域中的所述第三和第四介电层进行蚀刻处理，以及在由所述第一开口暴露的所述第二区域中的所述第一和第二介电层的一部分; 去除图案化掩模层; 在所述第一导电区域上形成第一导电半导体层，以及在所述隔离元件上方的第二导电半导体层和所述第二导电区域的顶表面的部分; 在所述半导体衬底上形成第五电介质层; 在所述第二区域中在所述第五电介质层中形成第三开口; 以及在所述第三开口中形成导电层。

公开(公告)号：US20120256256A1

公开(公告)日：2012-10-11

申请号：US13081499

申请日：2011-04-07

申请人： Tieh-Chiang Wu ,  Yi-Nan Chen ,  Hsien-Wen Liu

发明人： Tieh-Chiang Wu ,  Yi-Nan Chen ,  Hsien-Wen Liu

IPC分类号： H01L29/772

CPC分类号： H01L27/10879 ,  H01L27/10826 ,  H01L29/4236 ,  H01L29/785

摘要： A recessed gate transistor with cylindrical fins is disclosed. The recessed gate transistor is disposed in an active region of a semiconductor substrate. Two isolation regions disposed in the semiconductor substrate to define an active region therebetween. The recessed gate transistor includes a gate structure, a source doping region and a drain doping region. The gate structure has at least three fins forms a concave and convex bottom of the gate structure. The front fin is disposed in one of the two isolation regions, the middle fin is disposed in the active region and a last fin disposed in the other one of the two isolation regions. The front fin and the last fin are both cylindrical. A lower part of the gate structure is M-shaped when view from the source doping region to the drain doping region direction.

摘要翻译： 公开了一种具有圆柱形翅片的嵌入式栅极晶体管。 凹陷栅极晶体管设置在半导体衬底的有源区中。 设置在半导体衬底中以限定它们之间的有源区的两个隔离区。 凹陷栅晶体管包括栅极结构，源极掺杂区和漏极掺杂区。 栅极结构具有至少三个鳍形成栅极结构的凹凸底部。 前鳍设置在两个隔离区域之一中，中间翅片设置在有源区域中，最后一个翅片设置在两个隔离区域中的另一个中。 前鳍和最后的鳍都是圆柱形的。 当从源极掺杂区域到漏极掺杂区域方向观察时，栅极结构的下部是M形的。