公开(公告)号：US06620692B2

公开(公告)日：2003-09-16

申请号：US10133556

申请日：2002-04-26

申请人： David B. Scott ,  Dan M. Mosher

发明人： David B. Scott ,  Dan M. Mosher

IPC分类号： H01L21336

CPC分类号： H01L29/7816 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/086 ,  H01L29/42368 ,  H01L29/66689

摘要： A transistor (50) comprising a gate conductor (68) and a gate insulator (66) separating the gate conductor from a semiconductor material (64) having a first conductivity type. The transistor further comprises a drain region (782) having the first conductivity type. The transistor further comprises an angular implanted region (70) having a second conductivity type complementary of the first conductivity type and having an angular implanted region edge (70a) underlying the gate conductor, and the transistor includes a source region (781) formed at least in part within the angular implanted region. Finally, a transistor channel (74) is defined between an edge (71a) of the source region proximate the gate conductor and the angular implanted region edge (70a) underlying the gate conductor.

摘要翻译： 一种晶体管（50），包括将栅极导体与具有第一导电类型的半导体材料（64）分开的栅极导体（68）和栅极绝缘体（66）。 晶体管还包括具有第一导电类型的漏区（782）。 晶体管还包括具有与第一导电类型互补的第二导电类型并且具有位于栅极导体下方的角度注入区域边缘（70a）的角度注入区域（70），并且晶体管包括至少形成的源极区域（781） 部分地在角度注入区域内。 最后，晶体管沟道（74）被限定在靠近栅极导体的源极区域的边缘（71a）和栅极导体下面的角度注入区域边缘（70a）之间。

公开(公告)号：US06548874B1

公开(公告)日：2003-04-15

申请号：US09669391

申请日：2000-09-26

申请人： Alec Morton ,  Taylor Efland ,  Chin-yu Tsai ,  Jozef C. Mitros ,  Dan M. Mosher ,  Sam Shichijo ,  Keith Kunz

发明人： Alec Morton ,  Taylor Efland ,  Chin-yu Tsai ,  Jozef C. Mitros ,  Dan M. Mosher ,  Sam Shichijo ,  Keith Kunz

IPC分类号： H01L2976

CPC分类号： H01L27/092 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7835

摘要： An intergrated circuit drain extension transistor for sub micron CMOS processes. A transistor gate (40) is formed over a CMOS n-well region (80) and a CMOS p-well region (70) in a silicon substrate (10). Transistor source regions (50), (140) and drain regions (55), (145) are formed in the various CMOS well regions to form drain extension transistors where the CMOS well regions (70), (80) serve as the drain extension regions of the transistor.

摘要翻译： 用于亚微米CMOS工艺的集成电路漏极延伸晶体管。 在硅衬底（10）中的CMOS n阱区（80）和CMOS p阱区（70）上形成晶体管栅极（40）。 晶体管源极区域（50），（140）和漏极区域（55），（145）形成在各种CMOS阱区域中以形成漏极延伸晶体管，其中CMOS阱区域（70），（80）用作漏极延伸 晶体管的区域。

公开(公告)号：US06531355B2

公开(公告)日：2003-03-11

申请号：US09346761

申请日：1999-07-01

申请人： Dan M. Mosher ,  Taylor R. Efland

发明人： Dan M. Mosher ,  Taylor R. Efland

IPC分类号： H01L218238

CPC分类号： H01L29/66659 ,  H01L29/1045 ,  H01L29/42368 ,  H01L29/7835

摘要： A RESURF LDMOS transistor (64) includes a RESURF region (42) that is self-aligned to a LOCOS field oxide region (44). The self-alignment produces a stable breakdown voltage BVdss by eliminating degradation associated with geometric misalignment and process tolerance variation.

摘要翻译： RESURF LDMOS晶体管（64）包括与LOCOS场氧化物区域（44）自对准的RESURF区域（42）。 自对准通过消除与几何不对准和工艺公差变化相关的劣化产生稳定的击穿电压BVdss。

公开(公告)号：US5034337A

公开(公告)日：1991-07-23

申请号：US576136

申请日：1990-08-29

申请人： Dan M. Mosher ,  Cornelia H. Blanton ,  Joe R. Trogolo ,  Larry Latham ,  David R. Cotton

发明人： Dan M. Mosher ,  Cornelia H. Blanton ,  Joe R. Trogolo ,  Larry Latham ,  David R. Cotton

IPC分类号： H01L21/74 ,  H01L21/8222 ,  H01L21/8226 ,  H01L21/8234 ,  H01L21/8248 ,  H01L21/8249

CPC分类号： H01L21/8249 ,  H01L21/74 ,  H01L21/8222 ,  H01L21/8226 ,  H01L21/8234 ,  H01L21/8248 ,  Y10S148/011

摘要： A process of fabricating semiconductor devices involving plural epitaxial layer growth steps.

摘要翻译： 制造涉及多个外延层生长步骤的半导体器件的工艺。