利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

96 条记录 (耗时 0.026 秒)

    HOST CONTROLLED IO POWER MANAGEMENT
    12.
    发明申请
    HOST CONTROLLED IO POWER MANAGEMENT 有权
    主机控制IO电源管理

    公开(公告)号：US20130283070A1

    公开(公告)日：2013-10-24

    申请号：US13995591

    申请日：2011-10-17

    申请人： James E. Jaussi ,  Stephen R. Mooney ,  Howard L. Heck ,  Bryan K. Casper ,  Frank T. Hady

    发明人： James E. Jaussi ,  Stephen R. Mooney ,  Howard L. Heck ,  Bryan K. Casper ,  Frank T. Hady

    IPC分类号： G06F1/26

    CPC分类号： G06F1/26 ,  G06F1/266 ,  G06F1/3203

    摘要： Systems and methods of interconnecting devices may include an input/output (IO) connector having a buffer with an integrated voltage regulator. The integrated voltage regulator may include a first supply output and a second supply output, wherein the IO connector includes an IO power contact coupled to the first supply output. The IO connector may also include a logic power contact coupled to the second supply output. In one example, a host device may issue power management commands to the buffer in order to scale the second supply output independently of the first supply output.

    摘要翻译： 互连设备的系统和方法可以包括具有集成稳压器的缓冲器的输入/输出（IO）连接器。 集成电压调节器可以包括第一电源输出和第二电源输出，其中IO连接器包括耦合到第一电源输出的IO电源触点。 IO连接器还可以包括耦合到第二电源输出的逻辑电源触点。 在一个示例中，主机设备可以向缓冲器发布功率管理命令，以便与第一电源输出独立地缩放第二电源输出。

    Forwarded clock filtering
    15.
    发明授权
    Forwarded clock filtering 有权
    转发时钟滤波

    公开(公告)号：US07573326B2

    公开(公告)日：2009-08-11

    申请号：US11323310

    申请日：2005-12-30

    申请人： Bryan K. Casper ,  Timothy Hollis ,  James E. Jaussi ,  Stephen R. Mooney ,  Frank O'Mahony ,  Mozhgan Mansuri

    发明人： Bryan K. Casper ,  Timothy Hollis ,  James E. Jaussi ,  Stephen R. Mooney ,  Frank O'Mahony ,  Mozhgan Mansuri

    IPC分类号： H03B1/00

    CPC分类号： H03K5/1565 ,  H03H11/1291 ,  H03K5/01 ,  H03K5/1252 ,  H04L7/027

    摘要： A tunable bandpass filter to provide a filtered differential clock signal in response to an input differential clock signal, where an embodiment comprises a transistor pair loaded by tunable loads, and a feedback circuit to tune the tunable loads. In some embodiments, the feedback circuit tunes the loads to maximize a small-signal differential gain. In other embodiments, the feedback circuit tunes the loads to minimize a metric indicative of jitter in the filtered differential clock signal. Other embodiments are described and claimed.

    摘要翻译： 一种可调谐带通滤波器，用于响应于输入差分时钟信号提供经滤波的差分时钟信号，其中实施例包括由可调谐负载加载的晶体管对，以及用于调谐可调负载的反馈电路。 在一些实施例中，反馈电路调谐负载以最大化小信号差分增益。 在其他实施例中，反馈电路调整负载以最小化指示经滤波的差分时钟信号中的抖动的度量。 描述和要求保护其他实施例。

    IN-SITU JITTER TOLERANCE TESTING FOR SERIAL INPUT OUTPUT
    18.
    发明申请
    IN-SITU JITTER TOLERANCE TESTING FOR SERIAL INPUT OUTPUT 有权
    用于串行输入输出的IN-SITU JITTER耐力测试

    公开(公告)号：US20090310728A1

    公开(公告)日：2009-12-17

    申请号：US12139835

    申请日：2008-06-16

    申请人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney

    发明人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney

    IPC分类号： H04L7/00

    CPC分类号： G01R31/31708 ,  H04L7/033

    摘要： According to some embodiments, a method and apparatus are provided to generate a sine wave via a jitter modulator to modulate a control voltage of a clock source. The jitter modulator is in-situ on a die. The sine wave is received at a clock and data recovery circuit comprising the clock source. The clock and data recovery circuit is in-situ on the die.

    摘要翻译： 根据一些实施例，提供了一种方法和装置，用于经由抖动调制器产生正弦波，以调制时钟源的控制电压。 抖动调制器在芯片上原位置。 在包括时钟源的时钟和数据恢复电路中接收正弦波。 时钟和数据恢复电路就位于芯片上。

    Simultaneous transmission and reception of signals in different frequency bands over a bus line
    20.
    发明授权
    Simultaneous transmission and reception of signals in different frequency bands over a bus line 有权
    在总线上同时发送和接收不同频段的信号

    公开(公告)号：US07177288B2

    公开(公告)日：2007-02-13

    申请号：US09998008

    申请日：2001-11-28

    申请人： Stephen R. Mooney ,  Aaron K. Martin ,  Matthew B. Haycock ,  Bryan K. Casper ,  Shekhar Y. Borkar ,  Joseph T. Kennedy ,  James E. Jaussi

    发明人： Stephen R. Mooney ,  Aaron K. Martin ,  Matthew B. Haycock ,  Bryan K. Casper ,  Shekhar Y. Borkar ,  Joseph T. Kennedy ,  James E. Jaussi

    IPC分类号： H04L5/14

    CPC分类号： H04L5/1423

    摘要： A device includes a bus, a first transmitter connected to the bus and configured to transmit a first signal over the bus in a first frequency band, a second transmitter connected to the bus and configured to transmit a second signal over the bus in a second frequency band at the same time that the first transmitter is transmitting the first signal, a first receiver connected to the bus and configured to receive the first signal transmitted over the bus in the first frequency band, and a second receiver connected to the bus and configured to receive the second signal transmitted over the bus in the second frequency band. The first frequency band and the second frequency band occupy different portions of the frequency spectrum.

    摘要翻译： 一种设备包括总线，连接到总线的第一发射机，并且被配置为在第一频带中通过总线传输第一信号，第二发射器连接到总线并且被配置为以第二频率通过总线发送第二信号 与第一发射机正在发送第一信号的同时，连接到总线并被配置为接收通过总线在第一频带中发送的第一信号的第一接收机和连接到总线的第二接收机，并且被配置为 接收在第二频带中通过总线发送的第二信号。 第一频带和第二频带占据频谱的不同部分。