公开(公告)号：US20140122845A1

公开(公告)日：2014-05-01

申请号：US13993364

申请日：2011-12-30

申请人： Jaewoong Chung ,  Cheng Wang ,  Youfeng Wu

发明人： Jaewoong Chung ,  Cheng Wang ,  Youfeng Wu

IPC分类号： G06F9/38

CPC分类号： G06F9/3861 ,  G06F9/30116 ,  G06F9/3842 ,  G06F9/467 ,  G06F9/528

摘要： In one embodiment, the present invention includes a processor having a core to execute instructions. This core can include various structures and logic that enable instructions of different atomic regions to be executed in an overlapping manner. To this end, the core can include a register file having registers to store data for use in execution of the instructions, and multiple shadow register files each to store a register checkpoint on initiation of a given atomic region. In this way, overlapping execution of atomic regions identified by a programmer or compiler can occur. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有执行指令的核心的处理器。 该核心可以包括能够以重叠的方式执行不同原子区域的指令的各种结构和逻辑。 为此，核心可以包括具有用于存储用于执行指令的数据的寄存器的寄存器文件，以及每个在给定原子区域的启动时存储寄存器检查点的多个影子寄存器文件。 以这种方式，可以发生由程序员或编译器识别的原子区域的重叠执行。 描述和要求保护其他实施例。

公开(公告)号：US20120185714A1

公开(公告)日：2012-07-19

申请号：US13327683

申请日：2011-12-15

申请人： Jaewoong Chung ,  Youfeng Wu ,  Cheng Wang ,  Hanjun Kim

发明人： Jaewoong Chung ,  Youfeng Wu ,  Cheng Wang ,  Hanjun Kim

IPC分类号： G06F1/32 ,  G06F9/38 ,  G06F9/312 ,  G06F15/76 ,  G06F9/30

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/381 ,  Y02D10/171 ,  Y02D10/24 ,  Y02D50/20

摘要： An apparatus, method and system is described herein for enabling intelligent recirculation of hot code sections. A hot code section is determined and marked with a begin and end instruction. When the begin instruction is decoded, recirculation logic in a back-end of a processor enters a detection mode and loads decoded loop instructions. When the end instruction is decoded, the recirculation logic enters a recirculation mode. And during the recirculation mode, the loop instructions are dispatched directly from the recirculation logic to execution stages for execution. Since the loop is being directly serviced out of the back-end, the front-end may be powered down into a standby state to save power and increase energy efficiency. Upon finishing the loop, the front-end is powered back on and continues normal operation, which potentially includes propagating next instructions after the loop that were prefetched before the front-end entered the standby mode.

摘要翻译： 本文描述了一种用于实现热代码部分的智能再循环的装置，方法和系统。 确定热代码部分并用开始和结束指令标记。 当开始指令被解码时，处理器后端的再循环逻辑进入检测模式并加载解码的循环指令。 当结束指令被解码时，再循环逻辑进入循环模式。 并且在再循环模式期间，循环指令直接从再循环逻辑调度到执行阶段以便执行。 由于循环是从后端直接服务的，所以前端可以掉电到待机状态，以节省电力并提高能源效率。 在完成循环后，前端被重新接通并继续正常操作，这可能包括在前端进入待机模式之前预取的循环之后传播下一个指令。

公开(公告)号：US09710280B2

公开(公告)日：2017-07-18

申请号：US13993364

申请日：2011-12-30

申请人： Jaewoong Chung ,  Cheng Wang ,  Youfeng Wu

发明人： Jaewoong Chung ,  Cheng Wang ,  Youfeng Wu

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F9/46 ,  G06F9/52

CPC分类号： G06F9/3861 ,  G06F9/30116 ,  G06F9/3842 ,  G06F9/467 ,  G06F9/528

摘要： In one embodiment, the present invention includes a processor having a core to execute instructions. This core can include various structures and logic that enable instructions of different atomic regions to be executed in an overlapping manner. To this end, the core can include a register file having registers to store data for use in execution of the instructions, and multiple shadow register files each to store a register checkpoint on initiation of a given atomic region. In this way, overlapping execution of atomic regions identified by a programmer or compiler can occur. Other embodiments are described and claimed.

公开(公告)号：US20140095778A1

公开(公告)日：2014-04-03

申请号：US13630651

申请日：2012-09-28

申请人： Jaewoong Chung ,  Youfeng Wu ,  Cheng Wang

发明人： Jaewoong Chung ,  Youfeng Wu ,  Cheng Wang

IPC分类号： G06F12/00

CPC分类号： G06F12/0888 ,  G06F9/4552 ,  G06F12/0246 ,  G06F12/0897 ,  G06F2212/452

摘要： Methods and apparatus are disclosed to cache code in non-volatile memory. A disclosed example method includes identifying an instance of a code request for first code, identifying whether the first code is stored on non-volatile (NV) random access memory (RAM) cache, and when the first code is absent from the NV RAM cache, adding the first code to the NV RAM cache when a first condition associated with the first code is met and preventing storage of the first code to the NV RAM cache when the first condition is not met.

摘要翻译： 公开了在非易失性存储器中缓存代码的方法和装置。 所公开的示例性方法包括识别第一代码的代码请求的实例，识别第一代码是否存储在非易失性（NV）随机存取存储器（RAM）高速缓存上，以及当NV RAM缓存中不存在第一代码时 当与第一代码相关联的第一条件被满足时，将第一代码添加到NV RAM高速缓存，并且当不满足第一条件时防止将第一代码存储到NV RAM高速缓存。

公开(公告)号：US20130275700A1

公开(公告)日：2013-10-17

申请号：US13995943

申请日：2011-09-29

申请人： Cheng Wang ,  Youfeng Wu ,  Jaewoong Chung

发明人： Cheng Wang ,  Youfeng Wu ,  Jaewoong Chung

IPC分类号： G06F3/06

CPC分类号： G06F3/065 ,  G06F9/30116 ,  G06F9/30123 ,  G06F9/3863

摘要： Embodiments of the present disclosure describe a processor, which may include copy circuitry coupled to a shadow register file and a control register. The copy circuitry may be configured to copy content from a range of a number of registers to a shadow range of the shadow register file in a forward or backward direction. The forward or backward direction may be based at least in part on a value stored in the control register.

摘要翻译： 本公开的实施例描述了一种处理器，其可以包括耦合到影子寄存器文件和控制寄存器的复制电路。 复制电路可以被配置为将内容从多个寄存器的范围向前或向后复制到影子寄存器文件的阴影范围。 前进或后退方向可以至少部分地基于存储在控制寄存器中的值。

公开(公告)号：US20130346781A1

公开(公告)日：2013-12-26

申请号：US13528548

申请日：2012-06-20

申请人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

发明人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

IPC分类号： G06F1/32 ,  G06F9/30 ,  G06F1/00

CPC分类号： G06F1/3234 ,  G06F1/3243 ,  G06F1/3287 ,  G06F9/30 ,  G06F9/30083 ,  G06F9/3836 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： In one embodiment, the present invention includes an apparatus having a core including functional units each to execute instructions of a target instruction set architecture (ISA) and a power controller to control a power mode of a first functional unit responsive to a power identification field of a power instruction of a power region of a code block to be executed on the core. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种具有核心的装置，其核心包括各自执行目标指令集架构（ISA）的指令的功能单元和功率控制器，以响应于功率识别领域来控制第一功能单元的功率模式 要在核心上执行的代码块的功率区域的功率指令。 描述和要求保护其他实施例。

公开(公告)号：US08954775B2

公开(公告)日：2015-02-10

申请号：US13528548

申请日：2012-06-20

申请人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

发明人： Jaewoong Chung ,  Hanjun Kim ,  Youfeng Wu

IPC分类号： G06F1/32

CPC分类号： G06F1/3234 ,  G06F1/3243 ,  G06F1/3287 ,  G06F9/30 ,  G06F9/30083 ,  G06F9/3836 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： In one embodiment, the present invention includes an apparatus having a core including functional units each to execute instructions of a target instruction set architecture (ISA) and a power controller to control a power mode of a first functional unit responsive to a power identification field of a power instruction of a power region of a code block to be executed on the core. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种具有核心的装置，其核心包括各自执行目标指令集架构（ISA）的指令的功能单元和功率控制器，以响应于功率识别领域来控制第一功能单元的功率模式 要在核心上执行的代码块的功率区域的功率指令。 描述和要求保护其他实施例。

公开(公告)号：US08443343B2

公开(公告)日：2013-05-14

申请号：US12607589

申请日：2009-10-28

申请人： Joseph Blomstedt ,  Cheng Wang ,  Youfeng Wu

发明人： Joseph Blomstedt ,  Cheng Wang ,  Youfeng Wu

IPC分类号： G06F9/45

CPC分类号： G06F11/3604 ,  G06F8/433 ,  G06F8/456

摘要： In one embodiment of the invention a method comprising (1) receiving an unstructured binary code region that is single-threaded; (2) determining a slice criterion for the region; (3) determining a call edge, a return edge, and a fallthrough pseudo-edge for the region based on analysis of the region at a binary level; and (4) determining a context-sensitive slice based on the call edge, the return edge, the fallthrough pseudo-edge, and the slice criterion. Embodiments of the invention may include a program analysis technique that can be used to provide context-sensitive slicing of binary programs for slicing hot regions identified at runtime, with few underlying assumptions about the program from which the binary is derived. Also, in an embodiment a slicing method may include determining a context-insensitive slice, when a time limit is met, by determining the context-insensitive slice while treating call edges as a normal control flow edges.

摘要翻译： 在本发明的一个实施例中，一种方法包括（1）接收单线程的非结构化二进制码区域; （2）确定该区域的切片标准; （3）基于二进制级别的区域的分析确定该区域的通话边缘，返回边缘和下降伪边缘; 和（4）基于呼叫边缘，返回边缘，下降伪边缘和切片标准来确定上下文敏感切片。 本发明的实施例可以包括程序分析技术，其可以用于提供二进制程序的上下文敏感切片，用于对在运行时识别的热区域进行切片，而关于从其导出二进制的程序的几个基本假设。 此外，在一个实施例中，切片方法可以包括当满足时间限制时，通过在将呼叫边缘视为正常控制流边缘的同时确定上下文不敏感切片来确定上下文不敏感切片。

公开(公告)号：US20120198426A1

公开(公告)日：2012-08-02

申请号：US13442703

申请日：2012-04-09

申请人： Youfeng Wu ,  Cheng Wang ,  Ho-Seop Kim

发明人： Youfeng Wu ,  Cheng Wang ,  Ho-Seop Kim

IPC分类号： G06F9/45

CPC分类号： G06F11/28 ,  G06F8/52 ,  G06F9/30087 ,  G06F9/45516

摘要： Methods and an apparatus to form a resilient objective instruction construct are provided. An example method obtains a source instruction construct and forms a resilient objective instruction construct by compiling one or more resilient transactions.

摘要翻译： 提供了形成弹性目标指令结构的方法和装置。 示例性方法通过编译一个或多个弹性事务来获得源指令结构并形成弹性目标指令结构。

公开(公告)号：US08060482B2

公开(公告)日：2011-11-15

申请号：US11648012

申请日：2006-12-28

申请人： Cheng Wang ,  Youfeng Wu ,  Wei-Yu Chen ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

发明人： Cheng Wang ,  Youfeng Wu ,  Wei-Yu Chen ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

IPC分类号： G06F7/00 ,  G06F17/00 ,  G06F17/30

CPC分类号： G06F8/458 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859 ,  G06F9/3863 ,  G06F9/467

摘要： A method and apparatus for efficient and consistent validation/conflict detection in a Software Transactional Memory (STM) system is herein described. A version check barrier is inserted after a load to compare versions of loaded values before and after the load. In addition, a global timestamp (GTS) is utilized to track a latest committed transaction. Each transaction is associated with a local timestamp (LTS) initialized to the GTS value at the start of a transaction. As a transaction commits it updates the GTS to a new value and sets versions of modified locations to the new value. Pending transactions compare versions determined in read barriers to their LTS. If the version is greater than their LTS indicating another transaction has committed after the pending transaction started and initialized the LTS, then the pending transaction validates its read set to maintain efficient and consistent transactional execution.

摘要翻译： 这里描述了用于在软件事务存储器（STM）系统中有效且一致的验证/冲突检测的方法和装置。 在加载之后插入版本检查障碍，以便在加载之前和之后比较加载值的版本。 此外，使用全局时间戳（GTS）来跟踪最近提交的事务。 每个事务与在事务开始时初始化为GTS值的本地时间戳（LTS）相关联。 作为事务提交，将GTS更新为新值，并将修改的位置的版本设置为新值。 待处理的交易将比较其在LTS阅读障碍中确定的版本。 如果版本大于其LTS，指示在挂起事务启动并初始化LTS之后另一个事务已经提交，则挂起的事务会验证其读取集合以保持有效且一致的事务执行。