公开(公告)号：US08154916B2

公开(公告)日：2012-04-10

申请号：US12889881

申请日：2010-09-24

申请人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

发明人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

IPC分类号： G11C11/14

CPC分类号： G11C14/0081

摘要： Certain embodiments provide a nonvolatile memory circuit in which a first p-channel MOS transistor and a first n-channel spin MOS transistor are connected in series, a second p-channel MOS transistor and a second n-channel spin MOS transistor are connected in series, gates of the first p-channel MOS transistor and the first n-channel spin MOS transistor are connected, gates of the second p-channel MOS transistor and the second n-channel spin MOS transistor are connected, a first n-channel transistor includes a drain connected to a drain of the first p-channel transistor and the gate of the second p-channel transistor, a second n-channel transistor includes a drain connected to a drain of the second p-channel transistor and the gate of the first p-channel transistor, and gates of the first and second n-channel transistors are connected.

摘要翻译： 某些实施例提供了其中第一p沟道MOS晶体管和第一n沟道自旋MOS晶体管串联连接的非易失性存储器电路，第二p沟道MOS晶体管和第二n沟道自旋MOS晶体管串联连接 第一p沟道MOS晶体管和第一n沟道自旋MOS晶体管的栅极连接，第二p沟道MOS晶体管和第二n沟道自旋MOS晶体管的栅极连接，第一n沟道晶体管包括 连接到第一p沟道晶体管的漏极和第二p沟道晶体管的栅极的漏极，第二n沟道晶体管包括连接到第二p沟道晶体管的漏极和第一p沟道晶体管的栅极的漏极 p沟道晶体管，第一和第二n沟道晶体管的栅极连接。

公开(公告)号：US08111087B2

公开(公告)日：2012-02-07

申请号：US12408953

申请日：2009-03-23

申请人： Tomoaki Inokuchi ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Yoshiaki Saito

发明人： Tomoaki Inokuchi ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Yoshiaki Saito

IPC分类号： H03K19/094

CPC分类号： G11C14/0081 ,  G11C11/161 ,  G11C11/1675 ,  G11C11/1693 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/02 ,  G11C2213/31 ,  G11C2213/32 ,  H03K19/0944 ,  H03K19/18

摘要： A semiconductor integrated circuit includes an n-channel spin FET including one of a magnetic tunnel junction and a magneto-semiconductor junction, the n-channel spin FET including a gate terminal to receive an input signal, a source terminal to receive a first power supply potential, and a drain terminal connected to an output terminal, a p-channel FET including a gate terminal to receive a clock signal, a source terminal to receive a second power supply potential, and a drain terminal connected to the output terminal, a subsequent circuit connected to the output terminal, and a control circuit which turns on the p-channel FET to start charging the output terminal, then turns off the p-channel FET to end the charging, and supplies the input signal to the gate terminal of the n-channel spin FET.

摘要翻译： 半导体集成电路包括包括磁性隧道结和磁半导体结之一的n沟道自旋FET，所述n沟道自旋FET包括用于接收输入信号的栅极端子，用于接收第一电源的源极端子 电位和连接到输出端的漏极端子，包括用于接收时钟信号的栅极端子的p沟道FET，用于接收第二电源电位的源极端子和连接到输出端子的漏极端子，后续 连接到输出端子的电路，以及控制电路，其导通p沟道FET以开始对输出端子充电，然后关闭p沟道FET以结束充电，并将输入信号提供给 n沟道自旋FET。

公开(公告)号：US20110228596A1

公开(公告)日：2011-09-22

申请号：US12885833

申请日：2010-09-20

申请人： Tomoaki Inokuchi ,  Takao Marukame ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Hisanori Aikawa ,  Masahiko Nakayama ,  Tatsuya Kishi ,  Hiroaki Yoda ,  Yoshiaki Saito

发明人： Tomoaki Inokuchi ,  Takao Marukame ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Hisanori Aikawa ,  Masahiko Nakayama ,  Tatsuya Kishi ,  Hiroaki Yoda ,  Yoshiaki Saito

IPC分类号： G11C11/15 ,  H01L29/82

CPC分类号： H01L29/66984 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1677 ,  G11C11/1697 ,  H01L27/224 ,  H01L43/08

摘要： Certain embodiments provide a spin memory including a memory cell including a ferromagnetic stacked film that has a stacked structure in which a first ferromagnetic layer, a first nonmagnetic layer, a second ferromagnetic layer, a second nonmagnetic layer, and a third ferromagnetic layer are stacked in this order or reverse order, the third ferromagnetic layer and the second ferromagnetic layer being antiferromagnetically exchange-coupled via the second nonmagnetic layer. The ferromagnetic stacked film includes a current path in which a first and second write currents flow from the first ferromagnetic layer to the third ferromagnetic layer to write a first and second magnetization states into the first ferromagnetic layer respectively, and the second write current is higher than the first write current.

摘要翻译： 某些实施例提供一种自旋存储器，其包括一个存储单元，该存储单元包括一个具有层叠结构的铁磁层叠膜，其中第一铁磁层，第一非磁性层，第二铁磁层，第二非磁性层和第三铁磁层堆叠在其中 该顺序或反向顺序，第三铁磁层和第二铁磁层经由第二非磁性层反铁磁交换耦合。 铁磁层叠膜包括电流路径，其中第一和第二写入电流从第一铁磁层流向第三铁磁层，以将第一和第二磁化状态分别写入第一铁磁层，并且第二写入电流高于 第一次写入电流。

公开(公告)号：US20100200899A1

公开(公告)日：2010-08-12

申请号：US12700767

申请日：2010-02-05

申请人： Takao MARUKAME ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Yoshiaki Saito

发明人： Takao MARUKAME ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Hideyuki Sugiyama ,  Yoshiaki Saito

IPC分类号： H01L29/82 ,  H01L21/336

CPC分类号： H01L29/66984 ,  B82Y25/00 ,  B82Y40/00 ,  H01F1/405 ,  H01F10/1936 ,  H01F10/3254 ,  H01F41/307 ,  H01L29/1608 ,  H01L29/20 ,  H01L29/22 ,  H01L29/47

摘要： A spin transistor includes a source electrode, a drain electrode, and a gate electrode on a semiconductor substrate. At least one of the source electrode and the drain electrode includes a semiconductor region and a magnetic layer. The semiconductor region is formed in the semiconductor substrate. The magnetic layer is formed on the semiconductor region, and contains a crystalline Heusler alloy containing at least one of cobalt (Co) and iron (Fe). The semiconductor region and the magnetic layer contain the same impurity element.

摘要翻译： 自旋晶体管包括在半导体衬底上的源电极，漏电极和栅电极。 源电极和漏电极中的至少一个包括半导体区域和磁性层。 半导体区域形成在半导体衬底中。 磁性层形成在半导体区域上，并含有包含钴（Co）和铁（Fe）中的至少一种的结晶Heusler合金。 半导体区域和磁性层含有相同的杂质元素。

公开(公告)号：US20100187585A1

公开(公告)日：2010-07-29

申请号：US12662100

申请日：2010-03-31

申请人： Mizue Ishikawa ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

发明人： Mizue Ishikawa ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

IPC分类号： H01L29/82

CPC分类号： G11B5/3909 ,  B82Y10/00 ,  B82Y25/00 ,  G11B5/3929 ,  G11C11/161 ,  G11C11/1659 ,  H01L27/228 ,  H01L29/66984 ,  H01L43/08

摘要： A spin MOS field effect transistor includes a source electrode and a drain electrode each having a structure obtained by stacking an impurity diffusion layer, a (001)-oriented MgO layer and a Heusler alloy. The impurity diffusion layer is formed in a surface region of a semiconductor layer. The (001)-oriented MgO layer is formed on the impurity diffusion layer. The Heusler alloy is formed on the MgO layer.

摘要翻译： 自旋MOS场效应晶体管包括源电极和漏电极，每个源极和漏极具有通过层叠杂质扩散层，（001）取向的MgO层和Heusler合金而获得的结构。 杂质扩散层形成在半导体层的表面区域中。 （001）取向的MgO层形成在杂质扩散层上。 Heusler合金形成在MgO层上。

公开(公告)号：US08405443B2

公开(公告)日：2013-03-26

申请号：US13419555

申请日：2012-03-14

申请人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

发明人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

IPC分类号： H03K17/687

CPC分类号： H01L27/112 ,  H03K19/17736

摘要： A pass transistor circuit according to an embodiment includes: a first input/output terminal connected to a first signal line; a second input/output terminal connected to a second signal line; a first device having a first terminal connected to a first power supply and a second terminal; a second device having a third terminal connected to the second terminal and a fourth terminal connected to a second power supply; a first transistor having one of source/drain connected to the second terminal, a gate receiving a first control signal; and a second transistor having a gate connected to the other one of source/drain of the first transistor, one of source/drain connected to the first input/output terminal, and the other one of source/drain connected to the second input/output terminal. One of the first and second devices is a nonvolatile memory device, the other one of the first and second devices is a MOSFET.

摘要翻译： 根据实施例的传输晶体管电路包括：连接到第一信号线的第一输入/输出端子; 连接到第二信号线的第二输入/输出端子; 第一装置，具有连接到第一电源和第二端子的第一端子; 第二装置，具有连接到第二端子的第三端子和连接到第二电源的第四端子; 第一晶体管，其源极/漏极中的一个连接到第二端子，栅极接收第一控制信号; 以及第二晶体管，其栅极连接到第一晶体管的源极/漏极中的另一个，栅极/漏极中的一个连接到第一输入/输出端子，另一个源极/漏极连接到第二输入/输出端 终奌站。 第一和第二器件中的一个是非易失性存储器件，第一和第二器件中的另一个是MOSFET。

公开(公告)号：US20120273856A1

公开(公告)日：2012-11-01

申请号：US13533198

申请日：2012-06-26

申请人： Mizue ISHIKAWA ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

发明人： Mizue ISHIKAWA ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

IPC分类号： H01L29/82

CPC分类号： G11B5/3909 ,  B82Y10/00 ,  B82Y25/00 ,  G01R33/098 ,  G11B5/3906 ,  G11C11/161 ,  G11C11/1659 ,  H01F10/1936 ,  H01F10/3254 ,  H01F10/3295 ,  H01L27/228 ,  H01L29/66984 ,  H01L43/08 ,  H01L43/10

摘要： A magnetoresistive effect element includes a first ferromagnetic layer, Cr layer, Heusler alloy layer, barrier layer, and second ferromagnetic layer. The first ferromagnetic layer has the body-centered cubic lattice structure. The Cr layer is formed on the first ferromagnetic layer and has the body-centered cubic lattice structure. The Heusler alloy layer is formed on the Cr layer. The barrier layer is formed on the Heusler alloy layer. The second ferromagnetic layer is formed on the barrier layer.

摘要翻译： 磁阻效应元件包括第一铁磁层，Cr层，Heusler合金层，阻挡层和第二铁磁层。 第一铁磁层具有体心立方晶格结构。 Cr层形成在第一铁磁层上并具有体心立方晶格结构。 Heusler合金层形成在Cr层上。 阻挡层形成在Heusler合金层上。 第二铁磁层形成在阻挡层上。

公开(公告)号：US20120223762A1

公开(公告)日：2012-09-06

申请号：US13419555

申请日：2012-03-14

申请人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

发明人： Hideyuki Sugiyama ,  Tetsufumi Tanamoto ,  Takao Marukame ,  Mizue Ishikawa ,  Tomoaki Inokuchi ,  Yoshiaki Saito

IPC分类号： H03K17/00

CPC分类号： H01L27/112 ,  H03K19/17736

摘要： A pass transistor circuit according to an embodiment includes: a first input/output terminal connected to a first signal line; a second input/output terminal connected to a second signal line; a first device having a first terminal connected to a first power supply and a second terminal; a second device having a third terminal connected to the second terminal and a fourth terminal connected to a second power supply; a first transistor having one of source/drain connected to the second terminal, a gate receiving a first control signal; and a second transistor having a gate connected to the other one of source/drain of the first transistor, one of source/drain connected to the first input/output terminal, and the other one of source/drain connected to the second input/output terminal. One of the first and second devices is a nonvolatile memory device, the other one of the first and second devices is a MOSFET.

摘要翻译： 根据实施例的传输晶体管电路包括：连接到第一信号线的第一输入/输出端子; 连接到第二信号线的第二输入/输出端子; 第一装置，具有连接到第一电源和第二端子的第一端子; 第二装置，具有连接到第二端子的第三端子和连接到第二电源的第四端子; 第一晶体管，其源极/漏极中的一个连接到第二端子，栅极接收第一控制信号; 以及第二晶体管，其栅极连接到第一晶体管的源极/漏极中的另一个，栅极/漏极中的一个连接到第一输入/输出端子，另一个源极/漏极连接到第二输入/输出端 终奌站。 第一和第二器件中的一个是非易失性存储器件，第一和第二器件中的另一个是MOSFET。

公开(公告)号：US08139403B2

公开(公告)日：2012-03-20

申请号：US12885833

申请日：2010-09-20

申请人： Tomoaki Inokuchi ,  Takao Marukame ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Hisanori Aikawa ,  Masahiko Nakayama ,  Tatsuya Kishi ,  Hiroaki Yoda ,  Yoshiaki Saito

发明人： Tomoaki Inokuchi ,  Takao Marukame ,  Mizue Ishikawa ,  Hideyuki Sugiyama ,  Hisanori Aikawa ,  Masahiko Nakayama ,  Tatsuya Kishi ,  Hiroaki Yoda ,  Yoshiaki Saito

IPC分类号： G11C11/15 ,  G11C29/82

CPC分类号： H01L29/66984 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1677 ,  G11C11/1697 ,  H01L27/224 ,  H01L43/08

摘要： Certain embodiments provide a spin memory including a memory cell including a ferromagnetic stacked film that has a stacked structure in which a first ferromagnetic layer, a first nonmagnetic layer, a second ferromagnetic layer, a second nonmagnetic layer, and a third ferromagnetic layer are stacked in this order or reverse order, the third ferromagnetic layer and the second ferromagnetic layer being antiferromagnetically exchange-coupled via the second nonmagnetic layer. The ferromagnetic stacked film includes a current path in which a first and second write currents flow from the first ferromagnetic layer to the third ferromagnetic layer to write a first and second magnetization states into the first ferromagnetic layer respectively, and the second write current is higher than the first write current.

摘要翻译： 某些实施例提供一种自旋存储器，其包括一个存储单元，该存储单元包括一个具有层叠结构的铁磁层叠膜，其中第一铁磁层，第一非磁性层，第二铁磁层，第二非磁性层和第三铁磁层堆叠在其中 该顺序或反向顺序，第三铁磁层和第二铁磁层经由第二非磁性层反铁磁交换耦合。 铁磁层叠膜包括电流路径，其中第一和第二写入电流从第一铁磁层流向第三铁磁层，以将第一和第二磁化状态分别写入第一铁磁层，并且第二写入电流高于 第一次写入电流。

公开(公告)号：US07709867B2

公开(公告)日：2010-05-04

申请号：US12194797

申请日：2008-08-20

申请人： Mizue Ishikawa ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

发明人： Mizue Ishikawa ,  Yoshiaki Saito ,  Hideyuki Sugiyama ,  Tomoaki Inokuchi

IPC分类号： H01L29/76 ,  H01L29/94

CPC分类号： G11B5/3909 ,  B82Y10/00 ,  B82Y25/00 ,  G11B5/3929 ,  G11C11/161 ,  G11C11/1659 ,  H01L27/228 ,  H01L29/66984 ,  H01L43/08

摘要： A spin MOS field effect transistor includes a source electrode and a drain electrode each having a structure obtained by stacking an impurity diffusion layer, a (001)-oriented MgO layer and a Heusler alloy. The impurity diffusion layer is formed in a surface region of a semiconductor layer. The (001)-oriented MgO layer is formed on the impurity diffusion layer. The Heusler alloy is formed on the MgO layer.