公开(公告)号：US07397291B1

公开(公告)日：2008-07-08

申请号：US11621844

申请日：2007-01-10

申请人： John J. Parkes, Jr. ,  James G. Mittel ,  James J. Riches

发明人： John J. Parkes, Jr. ,  James G. Mittel ,  James J. Riches

IPC分类号： H03K3/70 ,  H03K3/023 ,  H03M1/66

CPC分类号： H03M3/372 ,  H03M3/424

摘要： A digital-to-analog converter adapted for use as a feedback converter in a continuous time sigma delta analog-to-digital converter. The digital-to-analog converter has a discrete time digital signal input accepting digital signal samples that are synchronized with an assertion of a first data clock signal and a discrete time clock generator that generates an output pulse in response to receiving an assertion of the first data clock. The output pulse is asserted for a fixed duration that is independent of a jitter of the first data clock. The digital-to-analog converter also includes a continuous time analog output that produces, during assertion of the output pulse, a continuous time analog output signal having a magnitude corresponding to the digital signal samples.

摘要翻译： 适用于连续时间Σ-Δ模数转换器中的反馈转换器的数 - 模转换器。 数模转换器具有离散时间数字信号输入，接受与第一数据时钟信号和离散时钟发生器的断言同步的数字信号采样，该离散时钟发生器响应于接收到第一数据信号的断言而产生输出脉冲 数据时钟。 输出脉冲被断言固定持续时间，与第一个数据时钟的抖动无关。 数模转换器还包括连续时间模拟输出，其在断言输出脉冲期间产生具有对应于数字信号采样的幅度的连续时间模拟输出信号。

公开(公告)号：US5630228A

公开(公告)日：1997-05-13

申请号：US427026

申请日：1995-04-24

申请人： James G. Mittel

发明人： James G. Mittel

IPC分类号： H03D7/14 ,  H04B1/26 ,  H04B1/30 ,  H04L27/233 ,  H04B1/16

CPC分类号： H04L27/2332 ,  H03D7/1433 ,  H03D7/1458 ,  H03D7/165 ,  H04B1/26 ,  H03D2200/0033 ,  H03D2200/0043 ,  H04B1/30

摘要： A double balanced mixer circuit (50) having a multiplication circuit (10) and an active filter circuit (30) coupled to the multiplication circuit (10). The active filter circuit (30) has a common-base differential amplifier (32) coupled to the differential outputs (52,54) of the multiplication circuit (10) and generates differential current outputs in response to the differential output current signal of the multiplication circuit (10), and a differential second order low pass active filter (34) coupled to the common-base differential amplifier (32) for filtering the differential current outputs of the common-base differential amplifier (32) and generating a filtered differential mixer output signal. A single direct current source coupled to the multiplication circuit (10) is also used to bias the active filter circuit (30). The mixer circuit (50) has utility in a non-differential mode as well as a fully differential mode.

摘要翻译： 具有乘法电路（10）和耦合到乘法电路（10）的有源滤波器电路（30）的双平衡混频器电路（50）。 有源滤波器电路（30）具有耦合到乘法电路（10）的差分输出（52,54）的公共基极差分放大器（32），并响应于乘法的差分输出电流信号产生差分电流输出 电路（10）和耦合到所述公共基极差分放大器（32）的差分二阶低通有源滤波器（34），用于对所述共基差分放大器（32）的差分电流输出进行滤波，并产生经滤波的差分混频器 输出信号。 耦合到乘法电路（10）的单个直流电源也用于偏置有源滤波器电路（30）。 混频器电路（50）具有非差分模式以及完全差分模式的效用。

公开(公告)号：US5263192A

公开(公告)日：1993-11-16

申请号：US863892

申请日：1992-04-06

申请人： James G. Mittel ,  John J. Parkes, Jr.

发明人： James G. Mittel ,  John J. Parkes, Jr.

IPC分类号： H03H11/08 ,  H04B1/26

CPC分类号： H03H11/08

摘要： A filter (13) for providing temperature compensation for the quality factor thereof comprises transconductance amplifiers (23 and 24) in a gyrator configuration coupled between an input node (21) and an output node (22). A parallel capacitor (25) is coupled between the input node (21) and a supply voltage, and a parallel resistor (26) is coupled between the input node (21) and the supply voltage. A series capacitor (27) is coupled to the output node (22), and a series resistor (28) is coupled between the second capacitor (27) and the supply voltage.

摘要翻译： 用于为其品质因数提供温度补偿的滤波器（13）包括耦合在输入节点（21）和输出节点（22）之间的回转器配置中的跨导放大器（23和24）。 并联电容器（25）耦合在输入节点（21）和电源电压之间，并联电阻器（26）耦合在输入节点（21）和电源电压之间。 串联电容器（27）耦合到输出节点（22），串联电阻器（28）耦合在第二电容器（27）和电源电压之间。

公开(公告)号：US5153579A

公开(公告)日：1992-10-06

申请号：US657936

申请日：1991-02-21

申请人： Kenneth D. Fisch ,  James G. Mittel ,  Winfield J. Brown, Jr.

发明人： Kenneth D. Fisch ,  James G. Mittel ,  Winfield J. Brown, Jr.

IPC分类号： G08B3/10

CPC分类号： G08B3/1033 ,  G08B3/105

摘要： A paging receiver is provided which digitizes and stores received analog voice messages. The stored voice message may be retrieved by using a first switch for a normal playback mode, or by using a second switch for a fast forward and fast reverse playback mode. The fast forward and fast reverse playback modes are achieved by sequentially retrieving every N(th) message bit stored in memory.

摘要翻译： 提供了一种寻呼接收机，其对接收的模拟语音消息进行数字化和存储。 可以通过使用用于正常重放模式的第一开关或通过使用用于快进和快退反向重放模式的第二开关来检索所存储的语音消息。 通过顺序检索存储在存储器中的每N（th）个消息位来实现快进和快退反向模式。

公开(公告)号：US5109544A

公开(公告)日：1992-04-28

申请号：US609358

申请日：1990-11-05

申请人： James G. Mittel ,  Walter L. Davis ,  Sergio Fernandez ,  Lorenzo A. Ponce de Leon ,  Kazimierz Siwiak

发明人： James G. Mittel ,  Walter L. Davis ,  Sergio Fernandez ,  Lorenzo A. Ponce de Leon ,  Kazimierz Siwiak

IPC分类号： H04B1/16 ,  H03D7/16 ,  H03J1/00 ,  H04B1/14 ,  H04B5/04

CPC分类号： H03J1/005 ,  H03D7/163 ,  H04B1/14

摘要： A receiver (200) includes an automatic frequency controller that determines the frequency of a receiver signal, and a calculates a frequency error from the received signal. The frequency error is used to calculate a correction factor (316) that is used to adjust the frequency of an oscillator (308) in response to the determined error.

摘要翻译： 接收器（200）包括自动频率控制器，其确定接收机信号的频率，并且从接收的信号计算频率误差。 频率误差用于计算用于响应于所确定的误差来调整振荡器（308）的频率的校正因子（316）。

公开(公告)号：US20080165041A1

公开(公告)日：2008-07-10

申请号：US11621844

申请日：2007-01-10

申请人： John J. Parkes ,  James G. Mittel ,  James J. Riches

发明人： John J. Parkes ,  James G. Mittel ,  James J. Riches

IPC分类号： H03M1/12 ,  H03M3/02

CPC分类号： H03M3/372 ,  H03M3/424

摘要： A digital-to-analog converter adapted for use as a feedback converter in a continuous time sigma delta analog-to-digital converter. The digital-to-analog converter has a discrete time digital signal input accepting digital signal samples that are synchronized with an assertion of a first data clock signal and a discrete time clock generator that generates an output pulse in response to receiving an assertion of the first data clock. The output pulse is asserted for a fixed duration that is independent of a jitter of the first data clock. The digital-to-analog converter also includes a continuous time analog output that produces, during assertion of the output pulse, a continuous time analog output signal having a magnitude corresponding to the digital signal samples.

摘要翻译： 适用于连续时间Σ-Δ模数转换器中的反馈转换器的数 - 模转换器。 数模转换器具有离散时间数字信号输入，接受与第一数据时钟信号和离散时钟发生器的断言同步的数字信号采样，该离散时钟发生器响应于接收到第一数据信号的断言而产生输出脉冲 数据时钟。 输出脉冲被断言固定持续时间，与第一个数据时钟的抖动无关。 数模转换器还包括连续时间模拟输出，其在断言输出脉冲期间产生具有对应于数字信号采样的幅度的连续时间模拟输出信号。

公开(公告)号：US5986598A

公开(公告)日：1999-11-16

申请号：US994524

申请日：1997-12-19

申请人： James G. Mittel

发明人： James G. Mittel

IPC分类号： H03M3/02 ,  H03M3/00 ,  H03M1/12

CPC分类号： H03M3/44 ,  H03M3/43 ,  H03M3/454

摘要： A sigma delta analog-to-digital converter (100) comprising a second or third order integrator block (105) featuring a feed-forward connection path between the input of the integrator block and an input of at least one of the plurality of integrators (130 or 150). A comparator (180) coupled to the output of the integrator block (105) generates as output a digital value representing a difference between the integrator output signal with respect to a threshold, or in a differential mode implementation, between component signals of a differential signal output by the integrator block (105). A digital sampling element (190) coupled to the output of the comparator (180) samples the output of the comparator (180) in response to a sampling clock signal at a predetermined sampling frequency to generate as output digital signal comprising samples of the digital values output by the comparator (180).

摘要翻译： 一种Σ-Δ模数转换器（100），包括第二或第三阶积分器块（105），其特征在于积分器块的输入与多个积分器中的至少一个的输入之间的前馈连接路径（ 130或150）。 耦合到积分器块（105）的输出的比较器（180）产生一个数字值，该数字值表示积分器输出信号相对于阈值或差分模式实现之间差分信号的分量信号之间的差值 由积分器块（105）输出。 耦合到比较器（180）的输出的数字采样元件（190）响应于预定采样频率的采样时钟信号对比较器（180）的输出进行采样，以产生包括数字值采样的输出数字信号 由比较器（180）输出。

公开(公告)号：US5610558A

公开(公告)日：1997-03-11

申请号：US552136

申请日：1995-11-03

申请人： James G. Mittel ,  Philip L. Johnson ,  Raymond L. Barrett, Jr.

发明人： James G. Mittel ,  Philip L. Johnson ,  Raymond L. Barrett, Jr.

IPC分类号： H03L7/07 ,  H03L7/23 ,  H03L7/16

CPC分类号： H03L7/0805 ,  H03L7/07 ,  H03L7/23

摘要： An oscillator circuit (143) comprises a master phase-locked loop (PLL) circuit (202) that receives as input a first reference frequency signal (136) and generates a first clock signal (210) in response to an oscillator control signal (212). The oscillator circuit (143) includes a frequency sensitive slave circuit (206) having at least one frequency sensitive element (322) that is responsive to a tracking control signal (214) to generate a second clock signal (216). A tracking control circuit (204) is responsive to the oscillator control signal (212) for generating the tracking control signal (214). The tracking control signal (214) serves as a bias signal, and is connected to the frequency sensitive slave circuit (206) for achieving a fast power up sequence of the oscillator circuit (143).

摘要翻译： 振荡器电路（143）包括主控锁相环（PLL）电路，其作为输入接收第一参考频率信号，并且响应于振荡器控制信号（212）产生第一时钟信号（210） ）。 振荡器电路（143）包括具有响应于跟踪控制信号（214）以产生第二时钟信号（216）的至少一个频率敏感元件（322）的频率敏感从属电路（206）。 跟踪控制电路（204）响应振荡器控制信号（212）以产生跟踪控制信号（214）。 跟踪控制信号（214）用作偏置信号，并连接到频率敏感从属电路（206），以实现振荡器电路（143）的快速上电序列。

公开(公告)号：US5309483A

公开(公告)日：1994-05-03

申请号：US760657

申请日：1991-09-16

申请人： Mark L. Oliboni ,  James G. Mittel ,  Richard A. Erhart

发明人： Mark L. Oliboni ,  James G. Mittel ,  Richard A. Erhart

IPC分类号： H04L7/033 ,  H04L7/00

CPC分类号： H04L7/0332

摘要： A data recovery device (208) for recovering data symbols having a period T from a received data stream. The data recovery device samples at least one data symbol in the received data stream at a rate determined by an integration envelope (301) having the period T. The samples are accumulated as a weighted sample count representing a recovered data symbol that is then stored as at least one recovered data bit.

摘要翻译： 一种用于从接收到的数据流中恢复具有周期T的数据符号的数据恢复装置（208）。 数据恢复设备以由具有周期T的积分包络（301）确定的速率对接收到的数据流中的至少一个数据符号进行采样。样本被累积为表示恢复的数据符号的加权采样数，然后存储为 至少一个恢复的数据位。

公开(公告)号：US5231390A

公开(公告)日：1993-07-27

申请号：US860280

申请日：1992-04-01

申请人： James G. Mittel

发明人： James G. Mittel

IPC分类号： G08B3/10

CPC分类号： G08B3/1025

摘要： A selective call receiver (100) includes a receiver (1104) for receiving a signal. The receiver (104) includes a controlled filter (142) having a variable frequency response. A decoder (106) coupled to the controlled filter (142) of the receiver (104) decodes the received signal. The decoder (106) has a decoder clock for generating a decoder clock signal (122). A controlled oscillator (134) has an input filter (136) controlled by a control signal (132). The controlled oscillator (134) generates an output signal (140) in response to the control signal (132) for coupling to a comparator (124) which generates the control signal (126) from the decoder clock signal (122) and the output signal (140). The control signal (126) is further coupled to the controlled filter(142) for controlling the frequency response of the controlled filter (142) which filters the received signal.

摘要翻译： 选呼接收机（100）包括用于接收信号的接收机（1104）。 接收器（104）包括具有可变频率响应的受控滤波器（142）。 耦合到接收器（104）的受控滤波器（142）的解码器（106）对接收到的信号进行解码。 解码器（106）具有用于产生解码器时钟信号（122）的解码器时钟。 受控振荡器（134）具有由控制信号（132）控制的输入滤波器（136）。 受控振荡器（134）响应于用于耦合到比较器（124）的控制信号（132）产生输出信号（140），该比较器从解码器时钟信号（122）产生控制信号（126），并且输出信号 （140）。 控制信号（126）还耦合到受控滤波器（142），用于控制滤波器接收信号的受控滤波器（142）的频率响应。