公开(公告)号：US20070283195A1

公开(公告)日：2007-12-06

申请号：US11439485

申请日：2006-05-22

申请人： Steven K. Reinhardt ,  Shubhendu S. Mukherjee

发明人： Steven K. Reinhardt ,  Shubhendu S. Mukherjee

IPC分类号： G11C29/00

CPC分类号： G06F11/1484 ,  G06F11/16

摘要： A technique to detect errors in a computer system. More particularly, at least one embodiment of the invention relates to using redundant virtual machines and comparison logic to detect errors occurring in input/output (I/O) operations in a computer system.

摘要翻译： 一种检测计算机系统中的错误的技术。 更具体地，本发明的至少一个实施例涉及使用冗余虚拟机和比较逻辑来检测在计算机系统中的输入/输出（I / O）操作中发生的错误。

公开(公告)号：US06792525B2

公开(公告)日：2004-09-14

申请号：US09838069

申请日：2001-04-19

申请人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

发明人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

IPC分类号： G06F938

CPC分类号： G06F9/3861 ,  G06F9/383 ,  G06F9/3842 ,  G06F9/3851 ,  G06F11/141 ,  G06F11/1497

摘要： A processor is disclosed having a fetch unit that initiating interrupt service routines in redundant, unsynchronized threads. A counter is provided to track the difference between leading and trailing threads in terms of the number of instructions committed by the instruction execution circuitry. When the processor receives an external interrupt signal, the instruction fetch unit stalls the leading thread until the counter indicates that the threads are synchronized, and then simultaneously initiates an interrupt service routine in each of the threads. In a second embodiment similar to the first, the instruction fetch unit does not stall the leading thread, but rather, immediately initiates the interrupt service routine in the leading thread, and copies the difference to an interrupt counter. When the counter reaches zero, the fetch unit initiates the interrupt service routine in the trailing thread.

摘要翻译： 公开了一种具有提取单元的处理器，其在冗余的不同步线程中启动中断服务程序。 提供一个计数器来跟踪由指令执行电路提交的指令数量的前导和后线程之间的差异。 当处理器接收到外部中断信号时，指令提取单元使前导线停止，直到计数器指示线程同步，然后同时启动每个线程中的中断服务程序。 在与第一实施例类似的第二实施例中，指令提取单元不阻塞前导线程，而是立即启动前导线程中的中断服务程序，并将差值复制到中断计数器。 当计数器达到零时，提取单元启动后退线程中的中断服务程序。

公开(公告)号：US06854075B2

公开(公告)日：2005-02-08

申请号：US09837995

申请日：2001-04-19

申请人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

发明人： Shubhendu S. Mukherjee ,  Steven K. Reinhardt

IPC分类号： G06F9/38 ,  G06F11/14 ,  G06F11/07

CPC分类号： G06F9/3834 ,  G06F9/383 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/3861 ,  G06F11/141 ,  G06F11/1497

摘要： A simultaneous and redundantly threaded, pipelined processor executes the same set of instructions simultaneously as two separate threads to provide fault tolerance. One thread is processed ahead of the other thread so that the instructions in one thread are processed through the processor's pipeline ahead of the corresponding instructions from the other thread. The thread, whose instructions are processed earlier, places its committed stores in a store queue. Subsequently, the second thread places its committed stores in the store queue. A compare circuit periodically scans the store queue for matching store instructions. If otherwise matching store instructions differ in any way (address or data), then a fault has occurred in the processing and the compare circuits initiates fault recovery. If comparison of the two instructions reveals they are identical, the compare circuit allows only a single store instruction to pass to the data cache or the system main memory. In this way, transient faults are detected with a minimum amount of hardware overhead and independent of differences in the actual order of program execution or differences in branch speculation.

摘要翻译： 同时和冗余线程的流水线处理器同时执行同一组指令，作为两个单独的线程提供容错。 一个线程在另一个线程之前被处理，使得一条线程中的指令在来自另一线程的相应指令之前通过处理器的管线进行处理。 其指令被更早处理的线程将其提交的存储放置在存储队列中。 随后，第二个线程将其提交的存储放入存储队列。 比较电路周期性地扫描存储队列以匹配存储指令。 否则匹配存储指令以任何方式（地址或数据）不同，则处理中发生故障，比较电路启动故障恢复。 如果两个指令的比较显示它们相同，则比较电路只允许单个存储指令传递到数据高速缓存或系统主存储器。 以这种方式，以最小量的硬件开销检测瞬态故障，并且独立于程序执行的实际顺序或分支推测的差异。

公开(公告)号：US5951657A

公开(公告)日：1999-09-14

申请号：US871145

申请日：1997-06-09

申请人： David A. Wood ,  Steven K. Reinhardt ,  Shubhendu S. Mukherjee ,  Babak Falsafi ,  Mark D. Hill ,  Robert W. Pfile

发明人： David A. Wood ,  Steven K. Reinhardt ,  Shubhendu S. Mukherjee ,  Babak Falsafi ,  Mark D. Hill ,  Robert W. Pfile

IPC分类号： G06F5/10 ,  G06F12/08 ,  G06F13/14

CPC分类号： G06F5/10 ,  G06F12/0802 ,  G06F12/0835

摘要： A device interface for communicating between a processor system and a separate device employs cacheable control registers, both to indicate the receipt of a message and to receive messages to be transmitted. The data structure of the cacheable control registers may be that of a queue, minimizing the need for routine handshaking signals to clear the queue after each message. Communication of queue pointers is minimized by the use of a shadow pointer relied on as long as adequate queue space exists and queue entry valid flags which are interpreted with alternate sense for each cycling through the queue.

摘要翻译： 用于在处理器系统和单独设备之间进行通信的设备接口使用可缓存的控制寄存器，以指示消息的接收和接收要发送的消息。 可缓存控制寄存器的数据结构可以是队列的数据结构，最小化对每个消息后的队列的常规握手信号的清除。 只要存在足够的队列空间和队列条目有效标志，队列指针的通信就可以通过使用依赖于的影子指针来最小化。

公开(公告)号：US09342334B2

公开(公告)日：2016-05-17

申请号：US13530793

申请日：2012-06-22

申请人： Bradford M. Beckmann ,  Nilay Vaish ,  Steven K. Reinhardt

发明人： Bradford M. Beckmann ,  Nilay Vaish ,  Steven K. Reinhardt

IPC分类号： G06F9/45 ,  G06F9/455 ,  G06F11/36 ,  G06F17/50

CPC分类号： G06F9/4552 ,  G06F11/3644 ,  G06F17/5022 ,  G06F2217/86

摘要： A system and method for simulating new instructions without compiler support for the new instructions. A simulator detects a given region in code generated by a compiler. The given region may be a candidate for vectorization or may be a region already vectorized. In response to the detection, the simulator suspends execution of a time-based simulation. The simulator then serially executes the region for at least two iterations using a functional-based simulation and using instructions with operands which correspond to P or less lanes of single-instruction-multiple-data (SIMD) execution. The value P is a maximum number of lanes of SIMD exection supported both by the compiler. The simulator stores checkpoint state during the serial execution. In response to determining no inter-iteration memory dependencies exist, the simulator returns to the time-based simulation and resumes execution using N-wide vector instructions.

摘要翻译： 用于模拟新指令的系统和方法，无需编译器支持新指令。 模拟器会检测编译器生成的代码中的给定区域。 给定区域可以是向量化的候选者，或者可以是已经向量化的区域。 响应于该检测，模拟器暂停执行基于时间的模拟。 仿真器然后使用基于功能的仿真并使用具有对应于单指令多数据（SIMD）执行的P或更少通道的操作数的指令来串行地执行该区域至少两次迭代。 值P是由编译器支持的SIMD exection的最大通道数。 模拟器在串行执行期间存储检查点状态。 响应于确定不存在迭代存储器依赖性，仿真器返回到基于时间的仿真，并使用N宽向量指令恢复执行。

公开(公告)号：US20130346058A1

公开(公告)日：2013-12-26

申请号：US13530793

申请日：2012-06-22

申请人： Bradford M. Beckmann ,  Nilay Vaish ,  Steven K. Reinhardt

发明人： Bradford M. Beckmann ,  Nilay Vaish ,  Steven K. Reinhardt

IPC分类号： G06F9/45

CPC分类号： G06F9/4552 ,  G06F11/3644 ,  G06F17/5022 ,  G06F2217/86

摘要： A system and method for simulating new instructions without compiler support for the new instructions. A simulator detects a given region in code generated by a compiler. The given region may be a candidate for vectorization or may be a region already vectorized. In response to the detection, the simulator suspends execution of a time-based simulation. The simulator then serially executes the region for at least two iterations using a functional-based simulation and using instructions with operands which correspond to P or less lanes of single-instruction-multiple-data (SIMD) execution. The value P is a maximum number of lanes of SIMD exection supported both by the compiler. The simulator stores checkpoint state during the serial execution. In response to determining no inter-iteration memory dependencies exist, the simulator returns to the time-based simulation and resumes execution using N-wide vector instructions.

摘要翻译： 用于模拟新指令的系统和方法，无需编译器支持新指令。 模拟器会检测编译器生成的代码中的给定区域。 给定区域可以是向量化的候选者，或者可以是已经向量化的区域。 响应于该检测，模拟器暂停执行基于时间的模拟。 仿真器然后使用基于功能的仿真并使用具有对应于单指令多数据（SIMD）执行的P或更少通道的操作数的指令来串行地执行该区域至少两次迭代。 值P是由编译器支持的SIMD exection的最大通道数。 模拟器在串行执行期间存储检查点状态。 响应于确定不存在迭代存储器依赖性，仿真器返回到基于时间的仿真，并使用N宽向量指令恢复执行。

公开(公告)号：US20120124297A1

公开(公告)日：2012-05-17

申请号：US12945226

申请日：2010-11-12

申请人： Jaewoong Chung ,  Steven K. Reinhardt ,  David E. Mayhew ,  Mark D. Hummel

发明人： Jaewoong Chung ,  Steven K. Reinhardt ,  David E. Mayhew ,  Mark D. Hummel

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0817

摘要： A method includes bypassing a global coherence operation that maintains global memory coherence between a plurality of local memories associated with a plurality of corresponding processors. The bypassing is in response to an address of a memory request being associated with a local memory coherence domain. The method includes accessing a memory location associated with the local memory coherence domain according to the memory request in response to the address being associated with the local memory coherence domain.

摘要翻译： 一种方法包括绕过保持与多个相应处理器相关联的多个本地存储器之间的全局存储器相干性的全局相干操作。 旁路是响应于与本地存储器相干域相关联的存储器请求的地址。 该方法包括响应于与本地存储器相干域相关联的地址，根据存储器请求访问与本地存储器相干域相关联的存储器位置。

公开(公告)号：US08812786B2

公开(公告)日：2014-08-19

申请号：US13275538

申请日：2011-10-18

申请人： Bradfod M. Beckmann ,  Arkaprava Basu ,  Steven K. Reinhardt

发明人： Bradfod M. Beckmann ,  Arkaprava Basu ,  Steven K. Reinhardt

IPC分类号： G06F12/00

CPC分类号： G06F12/0817 ,  G06F12/0813 ,  G06F12/084

摘要： A system and method of providing directory cache coherence are disclosed. The system and method may include tracking the coherence state of at least one cache block contained within a region using a global directory, providing at least one region level sharing information about the least one cache block in the global directory, and providing at least one block level sharing information about the at least one cache block in the global directory. The tracking of the provided at least one region level sharing information and the provided at least one block level sharing information may organize the coherence state of the at least one cache block and the region.

摘要翻译： 公开了提供目录高速缓存一致性的系统和方法。 该系统和方法可以包括使用全局目录跟踪包含在区域内的至少一个高速缓存块的相干状态，提供关于全局目录中的至少一个高速缓存块的至少一个区域级共享信息，以及提供至少一个块 关于全局目录中的至少一个高速缓存块的级别共享信息。 所提供的至少一个区域级共享信息的跟踪和所提供的至少一个块级共享信息可以组织至少一个高速缓存块和该区域的相干状态。

公开(公告)号：US20130013867A1

公开(公告)日：2013-01-10

申请号：US13177419

申请日：2011-07-06

申请人： Srilatha Manne ,  Steven K. Reinhardt

发明人： Srilatha Manne ,  Steven K. Reinhardt

IPC分类号： G06F12/08

CPC分类号： G06F12/0862 ,  G06F2212/502 ,  Y02D10/13

摘要： A data prefetcher includes a controller to control operation of the data prefetcher. The controller receives data associated with cache misses and data associated with events that do not rely on a prefetching function of the data prefetcher. The data prefetcher also includes a counter to maintain a count associated with the data prefetcher. The count is adjusted in a first direction in response to detection of a cache miss, and in a second direction in response to detection of an event that does not rely on the prefetching function. The controller disables the prefetching function when the count reaches a threshold value.

摘要翻译： 数据预取器包括控制器来控制数据预取器的操作。 控制器接收与高速缓存未命中相关联的数据和与不依赖于数据预取器的预取功能的事件相关联的数据。 数据预取器还包括计数器以维持与数据预取器相关联的计数。 响应于检测到高速缓存未命中而在第一方向上调整计数，并且响应于不依赖于预取功能的事件的检测而在第二方向上调整计数。 当计数达到阈值时，控制器将禁用预取功能。

公开(公告)号：US20080071783A1

公开(公告)日：2008-03-20

申请号：US11766704

申请日：2007-06-21

申请人： Benjamin Langmead ,  Kenneth M. Mackenzie ,  Steven K. Reinhardt ,  Richard A. Lethin

发明人： Benjamin Langmead ,  Kenneth M. Mackenzie ,  Steven K. Reinhardt ,  Richard A. Lethin

IPC分类号： G06F17/30

CPC分类号： H04L63/1416 ,  G06F21/55

摘要： A computer software product, methods and apparatus for target report generation are provided. In one embodiment, a trigger pattern is derived from at least one target pattern. Locations within a data set containing the trigger pattern are identified and a target report is generated. In another embodiment, a computing apparatus is provided that produces reports by deriving a trigger pattern, identifying locations within a dataset where the trigger patterns exist and generating a report. In a further embodiment, a computer software product is provided that configures an apparatus to generate a target report. This Abstract is provided for the sole purpose of complying with the Abstract requirement rules that allow a reader to quickly ascertain the subject matter of the disclosure contained herein. This Abstract is submitted with the explicit understanding that it will not be used to interpret or to limit the scope or the meaning of the claims.

摘要翻译： 提供了一种用于目标报告生成的计算机软件产品，方法和装置。 在一个实施例中，从至少一个目标图案导出触发图案。 识别包含触发模式的数据集中的位置，并生成目标报告。 在另一个实施例中，提供了一种计算装置，其通过导出触发模式来产生报告，识别存在触发模式的数据集内的位置并生成报告。 在另一实施例中，提供了一种配置设备以生成目标报告的计算机软件产品。 本摘要仅用于遵守允许读者快速确定本文所包含的披露的主题的抽象要求规则。 本摘要以明确的理解提交，不会用于解释或限制权利要求的范围或含义。