公开(公告)号：US20090024790A1

公开(公告)日：2009-01-22

申请号：US11929636

申请日：2007-10-30

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F9/455 ,  G06F12/00

CPC分类号： G11C7/10 ,  G11C11/4063

摘要： A memory circuit system and method are provided in the context of various embodiments. In one embodiment, an interface circuit remains in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for performing various functionality (e.g. power management, simulation/emulation, etc.).

摘要翻译： 在各种实施例的上下文中提供存储器电路系统和方法。 在一个实施例中，接口电路保持与多个存储器电路和系统通信。 接口电路可操作以将存储器电路和系统接口用于执行各种功能（例如电源管理，仿真/仿真等）。

公开(公告)号：US20080239858A1

公开(公告)日：2008-10-02

申请号：US12111828

申请日：2008-04-29

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C5/025 ,  G11C11/4074

摘要： A memory circuit power management system and method are provided. In use, an interface circuit is in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for autonomously performing a power management operation in association with at least a portion of the memory circuits.

摘要翻译： 提供了存储器电路电源管理系统和方法。 在使用中，接口电路与多个存储器电路和系统通信。 接口电路可操作以将存储器电路和系统接口以与至少一部分存储器电路相关联地自主地执行功率管理操作。

公开(公告)号：US20080031030A1

公开(公告)日：2008-02-07

申请号：US11524811

申请日：2006-09-20

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/06

CPC分类号： G11C5/14 ,  G11C5/04 ,  G11C5/145 ,  G11C7/22 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/4093 ,  G11C2207/2227 ,  G11C2207/2272

摘要： A memory circuit power management system and method are provided. In use, an interface circuit is in communication with a plurality of physical memory circuits and a system. The interface circuit is operable to interface the physical memory circuits and the system for simulating at least one virtual memory circuit with a first power behavior that is different from a second power behavior of the physical memory circuits.

摘要翻译： 提供了存储器电路电源管理系统和方法。 在使用中，接口电路与多个物理存储器电路和系统通信。 接口电路可操作以使物理存储器电路和系统接口，用于模拟具有不同于物理存储器电路的第二功率行为的第一功率特性的至少一个虚拟存储器电路。

公开(公告)号：US20080027703A1

公开(公告)日：2008-01-31

申请号：US11553399

申请日：2006-10-26

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F13/10

CPC分类号： G11C11/406 ,  G11C7/10 ,  G11C11/40618

摘要： A system and method are provided including an interface circuit in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the plurality of memory circuits and the system for simulating at leas one memory circuit with at least one aspect that is different from at least one aspect of at least one of the plurality of memory circuits. The interface circuit is further operable to control refreshing of the plurality of memory circuits.

摘要翻译： 提供了一种系统和方法，包括与多个存储器电路和系统通信的接口电路。 所述接口电路可操作以使所述多个存储器电路和所述系统与至少一个不同于所述多个存储器电路中的至少一个的至少一个方面的至少一个存储器电路进行模拟。 接口电路还可操作以控制多个存储器电路的刷新。

公开(公告)号：US20080025136A1

公开(公告)日：2008-01-31

申请号：US11461435

申请日：2006-07-31

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C8/00

CPC分类号： G11C16/06 ,  G11C7/1039 ,  G11C7/1078 ,  G11C7/1087 ,  G11C7/109 ,  G11C8/06 ,  G11C8/12 ,  G11C11/4093

摘要： A system and method are provided for use in the context of a plurality of memory circuits. In use, first information is received in association with a first operation to be performed on at least one of the memory circuits. At least a portion of the first information is stored. Still yet, second information is received in association with a second operation to be performed on at least one of the plurality of memory circuits. To this end, the second operation may be performed utilizing the stored portion of the first information in addition to the second information.

摘要翻译： 提供了一种在多个存储器电路的上下文中使用的系统和方法。 在使用中，与要在至少一个存储器电路上执行的第一操作相关联地接收第一信息。 存储第一信息的至少一部分。 然而，与在多个存储器电路中的至少一个执行的第二操作相关联地接收第二信息。 为此，除了第二信息之外，可以利用第一信息的存储部分来执行第二操作。

公开(公告)号：US20080025123A1

公开(公告)日：2008-01-31

申请号：US11524716

申请日：2006-09-20

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C5/025 ,  G11C11/4074

摘要： A memory circuit power management system and method are provided. In use, an interface circuit is in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for autonomously performing a power management operation in association with at least a portion of the memory circuits.

公开(公告)号：US09727458B2

公开(公告)日：2017-08-08

申请号：US13620650

申请日：2012-09-14

申请人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

发明人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F12/02 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F12/0292 ,  G06F13/28 ,  G06F13/4243 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to translate an address associated with a command communicated between the system and the memory circuits.

公开(公告)号：US09542353B2

公开(公告)日：2017-01-10

申请号：US11929225

申请日：2007-10-30

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F13/4243 ,  G06F13/28 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to interface the memory circuits and the system for reducing command scheduling constraints of the memory circuits.

摘要翻译： 提供了一种存储器电路系统和方法。 接口电路能够与多个存储器电路和系统通信。 在使用中，接口电路可操作以连接存储器电路和系统，以减少存储器电路的命令调度约束。

公开(公告)号：US20140192583A1

公开(公告)日：2014-07-10

申请号：US14090342

申请日：2013-11-26

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastien Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastien Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/06

CPC分类号： G11C5/06 ,  G06F13/1694 ,  G11C7/10 ,  G11C11/4063 ,  G11C29/44 ,  G11C29/808 ,  G11C2029/0409 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/00014

摘要： A memory circuit system and method are provided in the context of various embodiments. In one embodiment, an interface circuit remains in communication with a plurality of memory circuits and a system. The interface circuit is operable to interface the memory circuits and the system for performing various functionality (e.g. power management, simulation/emulation, etc.).

摘要翻译： 在各种实施例的上下文中提供存储器电路系统和方法。 在一个实施例中，接口电路保持与多个存储器电路和系统通信。 接口电路可操作以将存储器电路和系统接口用于执行各种功能（例如电源管理，仿真/仿真等）。

公开(公告)号：US08595419B2

公开(公告)日：2013-11-26

申请号：US13182234

申请日：2011-07-13

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F12/00

CPC分类号： G11C7/1072 ,  G06F13/4243 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory apparatus includes multiple memory circuits and an interface circuit to present to a host system emulated memory circuits. The interface circuit includes a first component of a first type and a second component of a second type, the first component and the second component being operable to present a host-system interface to the host system and to present a memory-circuit interface to the plurality of memory circuits, in which there is a difference in at least one aspect between the host-system interface and the memory circuit interface. At least one of the first and second components is operable to identify one or more memory circuits that is not being accessed and to perform a power-saving operation on the one or more memory circuits identified as not being accessed, where the power-saving operation includes placing the memory circuits identified as not being accessed in a precharge power down mode.

摘要翻译： 存储装置包括多个存储器电路和用于向主机系统呈现仿真存储器电路的接口电路。 接口电路包括第一类型的第一组件和第二类型的第二组件，第一组件和第二组件可操作以向主机系统呈现主机系统接口并向存储器电路接口呈现存储器电路接口 多个存储器电路，其中在主机系统接口和存储器电路接口之间的至少一个方面存在差异。 第一和第二组件中的至少一个可操作以识别未被访问的一个或多个存储器电路，并且对被识别为未访问的一个或多个存储器电路进行功率保存操作，其中省电操作 包括将识别为未被访问的存储器电路放置在预充电掉电模式中。