公开(公告)号：US06693639B2

公开(公告)日：2004-02-17

申请号：US10290414

申请日：2002-11-07

申请人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

发明人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

IPC分类号： G06T120

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： A deferred graphics pipeline processor comprised of a mode extraction unit and a Polygon Memory associated with the polygon unit. The mode extraction unit receives a data stream from a geometry unit and separates the data stream into vertices data, and non-vertices data which is sent to the Polygon Memory for storage. A a mode injection unit receives inputs from the Polygon Memory and communicates the mode information to one or more other processing units. The mode injection unit maintains status information identifying the information that is already cached and not sending information that is already cached, thereby reducing communication bandwidth.

摘要翻译： 延迟图形流水线处理器，包括与多边形单元相关联的模式提取单元和多边形存储器。 模式提取单元从几何单元接收数据流，并将数据流分离成顶点数据，并将非顶点数据发送到多边形存储器进行存储。 模式注入单元接收来自多边形存储器的输入，并将模式信息传送到一个或多个其他处理单元。 模式注入单元保持识别已经缓存的信息的状态信息，并且不发送已经被缓存的信息，从而减少通信带宽。

公开(公告)号：US06552723B1

公开(公告)日：2003-04-22

申请号：US09378633

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Richard E. Hessel

发明人： Jerome F. Duluk, Jr. ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Richard E. Hessel

IPC分类号： G06T1700

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： The present invention is a mid-pipeline sorting unit that sorts image data mid-pipeline in a tiled 3-D graphics pipeline architecture. The image data includes vertices of geometric primitives. The mid-pipeline sorting determines whether a geometric primitive intersects a region of a 2-D window. The 2-D window having been divided into multiple such regions. Upon determining which region of the 2-D window that the geometric primitive intersects, the mid-pipeline sorting unit stores the vertices that define the geometric primitive into a memory in a manner that associates each of the geometric primitive's vertices with the region that was intersected. After the image data is sorted into the memory, the mid pipeline sorting unit sends the sorted image data to the subsequent stage on a region by region basis. Yet another embodiment of the present invention provides a guaranteed conservative memory estimate to the mid-pipeline sorting stage of whether there is enough free memory for the mid pipeline sorting unit to sort and store the image data. Yet another embodiment of the present invention sends image data from a memory to a next stage in a graphics pipeline in a spatially staggered sequence.

摘要翻译： 本发明是一种中间流水线分拣单元，其以平铺的3-D图形流水线架构中间管线分类图像数据。 图像数据包括几何图元的顶点。 中间流水线排序确定几何图元是否与2-D窗口的区域相交。 2-D窗口已分为多个这样的区域。 在确定几何图元相交的2-D窗口的哪个区域时，中间流水线分类单元以将每个几何图元的顶点与相交的区域相关联的方式将定义几何基元的顶点存储到存储器中 。 在图像数据被分类到存储器中之后，中间流水线分拣单元将逐行分类的排序图像数据发送到后续阶段。本发明的另一个实施例提供了对中间流水线排序的保证的保守的存储器估计 是否有足够的空闲内存用于中间管道分拣单元对图像数据进行分类和存储。本发明的另一实施例将图像数据从空间交错序列中的图形流水线中的存储器发送到下一级。

公开(公告)号：US06229553B1

公开(公告)日：2001-05-08

申请号：US09378299

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

发明人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

IPC分类号： G06T120

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： Three-dimensional computer graphics systems and methods and more particularly to structure and method for a three-dimensional graphics processor and having other enhanced graphics processing features. In one embodiment the graphics processor is Deferred Shading Graphics Processor (DSGP) comprising an AGP interface, a command fetch decode (2000), a geometry unit (3000), a mode extraction (4000) and polygon memory (5000), a sort unit (6000) and sort memory (7000), a setup unit (8000), a cull unit (9000), a mode injection (10000), a fragment unit (11000), a texture (12000) and texture memory (13000) a phong shading (14000), a pixel unit (15000), a backend unit (1600) coupled to a frame buffer (17000). Other embodiments need not include all of these functional units, and the structures and methods of these units are applicable to other computational processes and systems as well as deferred and non-deferred shading graphical processors.

摘要翻译： 三维计算机图形系统和方法，更具体地涉及三维图形处理器的结构和方法，并具有其他增强的图形处理特征。 在一个实施例中，图形处理器是包括AGP接口，命令提取解码（2000），几何单元（3000），模式提取（4000）和多边形存储器（5000）的延迟着色图形处理器（DSGP），分类单元 （6000）和分类存储器（7000），设置单元（8000），剔除单元（9000），模式注入（10000），片段单元（11000），纹理（12000）和纹理存储器（13000） （14000），像素单元（15000），耦合到帧缓冲器（17000）的后端单元（1600）。 其他实施例不需要包括所有这些功能单元，并且这些单元的结构和方法适用于其他计算过程和系统以及延迟和非延迟着色图形处理器。

公开(公告)号：US5420972A

公开(公告)日：1995-05-30

申请号：US614357

申请日：1990-11-15

申请人： Lee E. Johnson, Jr. ,  Daryl J. Kokoszka

发明人： Lee E. Johnson, Jr. ,  Daryl J. Kokoszka

IPC分类号： G09G5/20 ,  G06T11/20 ,  G06T15/83 ,  G06T15/87 ,  G06T1/20

CPC分类号： G06T15/87 ,  G06T15/83

摘要： A bitblt and line draw parameter calculator for preprocessing address information for a bitblt and line draw sequencer. The sequencer computes individual pixel addresses, controls color interpolation pacing and communicates with the memory hypervisor. By partitioning memory addressing into two tasks a first line or bitblt need only be partially processed prior to starting processing on a second line or bitblt.

摘要翻译： 一个bitblt和line draw参数计算器，用于预处理bitblt和line draw sequencer的地址信息。 定序器计算单个像素地址，控制颜色插值起搏并与内存管理程序进行通信。 通过将内存寻址分为两个任务，第一行或位组只需要在第二行或位组开始处理之前进行部分处理。

公开(公告)号：US5392392A

公开(公告)日：1995-02-21

申请号：US4476

申请日：1993-01-12

申请人： Douglas A. Fischer ,  Jennifer A. Graves ,  Thomas D. Snodgrass

发明人： Douglas A. Fischer ,  Jennifer A. Graves ,  Thomas D. Snodgrass

IPC分类号： G06T15/87 ,  G06F15/62

CPC分类号： G06T15/87

摘要： A parallel polygon/pixel rendering engine for a digital map capable of producing real-time linear shaded, three dimensional, raster graphics for video generation. The apparatus is suitable for use with avionic display systems, particularly digital map displays which include an instruction and interpreter unit and an image scanner. The apparatus comprises a raster engine, a memory interface and a bit mapped memory. The raster engine further includes a raster engine control and generic interpolation polygon processor interface, an edge interpolator, a line interpolator and a controller for the edge and line interpolators. The raster engine control is electrically connected to receive data from the instruction interface unit and is further electrically connected to the edge interpolator and interpolator controller. The edge interpolator is adapted to receive data from the raster engine control and the line interpolator is electrically connected to receive data from the edge interpolator. A first edge pipeline is connected to a second output of the raster engineer control and a second edge pipeline is connected to an output of the first edge pipeline as well as an output of the edge interpolator. An output from the second stage of the edge pipeline and a plurality of outputs from the line interpolators are then fed to a memory interface which is connected to receive data from the plurality of outputs. A bit mapped memory is also connected to receive data from the memory interface and control signals from a bit mapped memory controller. The bit map memory controller controls the memory interface components and the bit map memory during both normal and test modes.

摘要翻译： 用于数字地图的平行多边形/像素渲染引擎，能够生成用于视频生成的实时线性阴影，三维光栅图形。 该装置适用于航空电子显示系统，特别是包括指令和解释器单元和图像扫描器的数字地图显示器。 该装置包括光栅引擎，存储器接口和位映射存储器。 光栅引擎还包括光栅引擎控制和通用插值多边形处理器接口，边缘内插器，线插入器和用于边缘和线插入器的控制器。 光栅引擎控制电连接以从指令接口单元接收数据，并进一步电连接到边缘内插器和内插器控制器。 边缘内插器适于从光栅引擎控制接收数据，并且线内插器电连接以从边缘内插器接收数据。 第一边缘流水线连接到光栅工程控制的第二输出，第二边缘流水线连接到第一边缘流水线的输出以及边缘内插器的输出端。 然后将来自边缘流水线的第二级的输出和来自线插入器的多个输出馈送到连接以从多个输出接收数据的存储器接口。 位映射存储器也被连接以从存储器接口接收数据并控制来自位映射存储器控制器的信号。 位图存储器控制器在正常和测试模式期间控制存储器接口组件和位图存储器。

公开(公告)号：US5345541A

公开(公告)日：1994-09-06

申请号：US811829

申请日：1991-12-20

申请人： Michael Kelley ,  Stephanie Winner ,  Lee Mighdoll

发明人： Michael Kelley ,  Stephanie Winner ,  Lee Mighdoll

IPC分类号： G06F17/17 ,  G06T15/83 ,  G06T15/87 ,  G06F15/72 ,  G06F15/353

CPC分类号： G06T15/87 ,  G06F17/175 ,  G06T15/83

摘要： A method and apparatus for approximating a value distributed between two endpoints. The method and apparatus are embodied in a rendering device for calculating pixel shading values for the display of 3-D graphical images. The method approximates a function P(w)=(1-w)A+wB, where w is a provided interpolation weight between 0 and 1, A is a first endpoint value and B is a second endpoint value. The method causes exact evaluation for the cases where P(0)=A and P(1)=B. The method is comprised generally of the steps of: providing an interpolation weight value W comprised of N bit values; assigning a first predetermined pattern of N bits (J) to cause said first extreme parameter value A to be generated and a second predetermined pattern of N bits (K) to cause the second extreme parameter value B to be generated; assigning a third predetermined pattern of N bits (L) as a saturation multiplier, performing a linear interpolation to derive a parameter value for a pixel P, using a function ((J-W)A+WB); and adding a saturation value according to the criteria that if W is less than a saturation threshold, adding the quantity (L.times.A) to the result; or if W is greater than or equal to the saturation threshold, adding the quantity (L.times.B) to the result. The apparatus is comprised of a plurality of multiplexors, carry-save adders and a carry-propagate adder.

摘要翻译： 一种用于近似分布在两个端点之间的值的方法和装置。 该方法和装置体现在用于计算用于显示3-D图形图像的像素着色值的再现装置中。 该方法近似函数P（w）=（1-w）A + wB，其中w是0和1之间的提供的插值权重，A是第一端点值，B是第二端点值。 该方法对P（0）= A和P（1）= B的情况进行精确评估。 该方法通常包括以下步骤：提供由N个比特值组成的内插加权值W; 分配N位（J）的第一预定模式以产生所述第一极限参数值A和N位（K）的第二预定模式，以产生第二极限参数值B; 分配N位（L）的第三预定模式作为饱和乘数，使用函数（（J-W）A + WB）执行线性插值以导出像素P的参数值。 并根据如果W小于饱和阈值的标准增加饱和值，则将数量（LxA）加到结果上; 或者如果W大于或等于饱和阈值，则将数量（LxB）加到结果上。 该装置由多个多路复用器，进位存储加法器和进位传播加法器组成。

公开(公告)号：US5063375A

公开(公告)日：1991-11-05

申请号：US409262

申请日：1989-09-18

申请人： Sheue-Ling Lien ,  Michael J. Shantz ,  Susan E. Carrie ,  Jim V. Loo ,  David Elrod

发明人： Sheue-Ling Lien ,  Michael J. Shantz ,  Susan E. Carrie ,  Jim V. Loo ,  David Elrod

IPC分类号： G06T15/50 ,  G06T15/83 ,  G06T15/87

CPC分类号： G06T15/50 ,  G06T15/83 ,  G06T15/87

摘要： The present invention provides unique methods and apparatus for shading curves, polygons and patches, implementing Phong, Gouraud and other shading techniques in the rendering of images on a cathode ray tube or other display device. The present invention also includes a unique method and apparatus for shading patches by rendering a series of adjacent curves such that no pixel gaps exist between each rendered curve.

摘要翻译： 本发明提供了用于阴影曲线，多边形和贴片的独特方法和装置，在阴影射线管或其它显示装置上的图像渲染中实现Phong，Gouraud和其他着色技术。 本发明还包括用于通过渲染一系列相邻曲线来遮蔽补片的独特方法和装置，使得在每个渲染曲线之间不存在像素间隙。

公开(公告)号：US20030122817A1

公开(公告)日：2003-07-03

申请号：US10366984

申请日：2003-02-14

申请人： SONY COMPUTER

发明人： Masaaki Oka

IPC分类号： G06T015/00

CPC分类号： G06T15/87

摘要： Processing at high speed is realized. Interpolation is carried out between vertexes of a series of vertexes and a series of vertexes taken as a longer series of vertexes of a strip. Interpolation is then carried out between each vertex of the interpolated series of vertexes and corresponding vertexes. Sub-strips are then generated using each of the interpolated vertexes. In this way, processing can be carried out at high speed after finely subdividing.

摘要翻译： 实现高速处理。 插值是在一系列顶点的顶点和一系列顶点之间进行的，这些顶点被视为条带的较长的一系列顶点。 然后在插值的一系列顶点的每个顶点和相应的顶点之间进行插值。 然后使用每个内插顶点生成子条。 以这种方式，可以在细分之后高速进行加工。

公开(公告)号：US06577305B1

公开(公告)日：2003-06-10

申请号：US09378598

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Hengwei Hsu ,  Sushma S. Trivedi

发明人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Hengwei Hsu ,  Sushma S. Trivedi

IPC分类号： G06T1700

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： The present invention provides post tile sorting setup in a tiled graphics pipeline architecture. In particular, the present invention determines a set of clipping points that identify intersections of a primitive with a tile. The mid-pipeline setup unit is adapted to compute a minimum depth value for that part of the primitive intersecting the tile. The mid-pipeline setup unit can be adapted to process primitives with x-coordinates that are screen based and y-coordinates that are tile based. Additionally, to the mid-pipeline setup unit is adapted to represent both line segments and triangles as quadrilaterals, wherein not all of a quadrilateral's vertices are required to describe a triangle.

摘要翻译： 本发明提供了一种平铺图形流水线架构中的贴砖排序设置。 特别地，本发明确定了识别原始图像与瓦片的交叉点的一组剪切点。 中间管道设置单元适于计算与瓦片相交的原始部分的最小深度值。 中间流水线设置单元可以适用于处理基于屏幕的x坐标的基元和基于瓦片的y坐标。 另外，中间流水线设置单元适于将线段和三角形表示为四边形，其中不需要全部四边形的顶点来描述三角形。

公开(公告)号：US06288730B1

公开(公告)日：2001-09-11

申请号：US09378408

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Joseph P. Grass ,  Abbas Rashid ,  Bo Hong ,  Abraham Mammen

发明人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Joseph P. Grass ,  Abbas Rashid ,  Bo Hong ,  Abraham Mammen

IPC分类号： G06T1140

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： A deferred graphics pipeline processor comprising a texture unit and a texture memory associated with the texture unit. The texture unit applies texture maps stored in the texture memory, to pixel fragments. The textures are MIP-mapped and comprise a series of texture maps at different levels of detail, each map representing the appearance of the texture at a given distance from an eye point. The texture unit performs tri-linear interpolation from the texture maps to produce a texture value for a given pixel fragment that approximates the correct level of detail. The texture memory has texture data stored and accessed in a manner which reduces memory access conflicts and thus improves throughput of said texture unit.

摘要翻译： 一种延迟图形流水线处理器，包括与纹理单元相关联的纹理单元和纹理存储器。 纹理单元将存储在纹理存储器中的纹理映射应用于像素片段。 纹理是MIP映射的，并且包括不同细节级别的一系列纹理贴图，每个贴图表示在距离眼点的给定距离处的纹理的外观。 纹理单元从纹理图执行三线性插值，以产生近似正确的细节水平的给定像素片段的纹理值。 纹理存储器以减少存储器访问冲突的方式存储和访问纹理数据，从而提高所述纹理单元的吞吐量。