公开(公告)号：US08946064B2

公开(公告)日：2015-02-03

申请号：US13161913

申请日：2011-06-16

申请人： Thomas N. Adam ,  Judson R. Holt ,  Alexander Reznicek ,  Thomas A. Wallner

发明人： Thomas N. Adam ,  Judson R. Holt ,  Alexander Reznicek ,  Thomas A. Wallner

IPC分类号： H01L21/20 ,  H01L29/10 ,  H01L29/66 ,  H01L29/78 ,  H01L29/786 ,  H01L29/04 ,  H01L21/302

CPC分类号： H01L29/1054 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/66742 ,  H01L29/7848 ,  H01L29/78687

摘要： A method of forming a semiconductor device that includes providing a substrate including a semiconductor layer on a germanium-containing silicon layer and forming a gate structure on a surface of a channel portion of the semiconductor layer. Well trenches are etched into the semiconductor layer on opposing sides of the gate structure. The etch process for forming the well trenches forms an undercut region extending under the gate structure and is selective to the germanium-containing silicon layer. Stress inducing semiconductor material is epitaxially grown to fill at least a portion of the well trench to provide at least one of a stress inducing source region and a stress inducing drain region having a planar base.

摘要翻译： 一种形成半导体器件的方法，包括在含锗硅层上提供包括半导体层的衬底，并在半导体层的沟道部分的表面上形成栅极结构。 阱沟槽被蚀刻到栅极结构的相对侧上的半导体层中。 用于形成阱沟槽的蚀刻工艺形成在栅极结构下延伸的底切区域，并且对含锗硅层具有选择性。 应力诱导半导体材料被外延生长以填充阱沟槽的至少一部分以提供应力诱导源区域和具有平面基极的应力诱导漏极区域中的至少一个。

公开(公告)号：US20120139056A1

公开(公告)日：2012-06-07

申请号：US13370523

申请日：2012-02-10

申请人： Thomas A. Wallner ,  Ebenezer E. Eshun ,  Daniel J. Jaeger ,  Phung T. Nguyen

发明人： Thomas A. Wallner ,  Ebenezer E. Eshun ,  Daniel J. Jaeger ,  Phung T. Nguyen

IPC分类号： H01L27/06

CPC分类号： H01L21/8249 ,  H01L27/0623

摘要： A high-k gate dielectric layer and a metal gate layer are formed and patterned to expose semiconductor surfaces in a bipolar junction transistor region, while covering a CMOS region. A disposable material portion is formed on a portion of the exposed semiconductor surfaces in the bipolar junction transistor area. A semiconductor layer and a dielectric layer are deposited and patterned to form gate stacks including a semiconductor portion and a dielectric gate cap in the CMOS region and a cavity containing mesa over the disposable material portion in the bipolar junction transistor region. The disposable material portion is selectively removed and a base layer including an epitaxial portion and a polycrystalline portion fills the cavity formed by removal of the disposable material portion. The emitter formed by selective epitaxy fills the cavity in the mesa.

摘要翻译： 形成高k栅极电介质层和金属栅极层，并图案化以暴露双极结型晶体管区域中的半导体表面，同时覆盖CMOS区域。 一次性材料部分形成在双极结型晶体管区域中暴露的半导体表面的一部分上。 沉积半导体层和电介质层，以形成包括CMOS区域中的半导体部分和介电栅极盖的栅极堆叠，以及在双极结型晶体管区域中的一次性材料部分上的包含台面的空腔。 选择性地去除一次性材料部分，并且包括外延部分和多晶部分的基层填充通过去除一次性材料部分而形成的空腔。 通过选择性外延形成的发射体填充台面中的空腔。

公开(公告)号：US08124534B2

公开(公告)日：2012-02-28

申请号：US12177690

申请日：2008-07-22

申请人： Jin Wallner ,  Thomas A. Wallner ,  Ying Zhang

发明人： Jin Wallner ,  Thomas A. Wallner ,  Ying Zhang

IPC分类号： H01L21/302

CPC分类号： H01L21/31116 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76816

摘要： A process including forming a silicon layer over a semiconductor wafer having features thereon and then selectively ion implanting in the silicon layer to form ion implanted regions. The step of selectively ion implanting is repeated as many times as necessary to obtain a predetermined number and density of features. Thereafter, the silicon layer is etched to form openings in the silicon layer that were formerly occupied by the ion implanted regions. The opened areas in the silicon layer form a mask for further processing of the semiconductor wafer.

摘要翻译： 一种方法，包括在其上具有特征的半导体晶片上形成硅层，然后选择性地离子注入到硅层中以形成离子注入区域。 选择性离子注入的步骤根据需要重复多次，以获得预定数量和特征密度。 此后，蚀刻硅层以在硅层中形成先前由离子注入区域占据的开口。 硅层中的开放区域形成用于进一步处理半导体晶片的掩模。

公开(公告)号：US20100200896A1

公开(公告)日：2010-08-12

申请号：US12367561

申请日：2009-02-09

申请人： Thomas N. Adam ,  Jinghong Li ,  Thomas A. Wallner ,  Haizhou Yin

发明人： Thomas N. Adam ,  Jinghong Li ,  Thomas A. Wallner ,  Haizhou Yin

IPC分类号： H01L29/04 ,  H01L21/20 ,  H01L29/161

CPC分类号： H01L21/02532 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02573 ,  H01L21/78 ,  H01L21/823814 ,  H01L29/045 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for growing an epitaxial layer on a substrate wherein the substrate includes a surface having a Miller index of (110) for the beneficial properties. The method comprises using a direct silicon bonded wafer with a substrate having a first Miller index and a surface having a second Miller index. An element such as a gate for a PFET may be deposited onto the surface. The area not under the gate may then be etched away to expose the substrate. An epitaxial layer may then be grown on the surface providing optimal growth patterns. The Miller index of the substrate may be (100). In an alternative embodiment the surface may have a Miller index of (100) and the surface is etched where an element such as a gate for a PFET may be placed.

摘要翻译： 一种用于在衬底上生长外延层的方法，其中所述衬底包括具有用于有益特性的（110）的米勒指数的表面。 该方法包括使用具有第一米勒指数的基底和具有第二米勒指数的表面的直接硅键合晶片。 诸如用于PFET的栅极的元件可以沉积在表面上。 然后可以蚀刻掉不在栅极下方的区域以露出衬底。 然后可以在表面上生长外延层，提供最佳生长模式。 基板的米勒指数可以是（100）。 在替代实施例中，表面可以具有（100）的米勒指数，并且表面被蚀刻，其中可以放置诸如用于PFET的栅极的元件。

公开(公告)号：US20100022088A1

公开(公告)日：2010-01-28

申请号：US12177690

申请日：2008-07-22

申请人： Jin Wallner ,  Thomas A. Wallner ,  Ying Zhang

发明人： Jin Wallner ,  Thomas A. Wallner ,  Ying Zhang

IPC分类号： H01L21/311 ,  H01L21/3115 ,  H01L21/3065

CPC分类号： H01L21/31116 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76816

摘要： A process including forming a silicon layer over a semiconductor wafer having features thereon and then selectively ion implanting in the silicon layer to form ion implanted regions. The step of selectively ion implanting is repeated as many times as necessary to obtain a predetermined number and density of features. Thereafter, the silicon layer is etched to form openings in the silicon layer that were formerly occupied by the ion implanted regions. The opened areas in the silicon layer form a mask for further processing of the semiconductor wafer.

摘要翻译： 一种方法，包括在其上具有特征的半导体晶片上形成硅层，然后选择性地离子注入到硅层中以形成离子注入区域。 选择性离子注入的步骤根据需要重复多次，以获得预定数量和特征密度。 此后，蚀刻硅层以在硅层中形成先前由离子注入区域占据的开口。 硅层中的开放区域形成用于进一步处理半导体晶片的掩模。

公开(公告)号：US07511317B2

公开(公告)日：2009-03-31

申请号：US11423286

申请日：2006-06-09

申请人： Thomas N. Adam ,  Stephen W. Bedell ,  Joel P. de Souza ,  Kathryn T. Schonenberg ,  Thomas A. Wallner

发明人： Thomas N. Adam ,  Stephen W. Bedell ,  Joel P. de Souza ,  Kathryn T. Schonenberg ,  Thomas A. Wallner

IPC分类号： H01L27/082 ,  H01L27/102

CPC分类号： H01L29/16 ,  H01L29/66242 ,  H01L29/7371

摘要： A method of forming an isolation region using porous silicon and a related structure are disclosed. One embodiment of the method may include forming a collector region; forming a porous silicon region in the collector region; forming a crystalline silicon intrinsic base layer over the collector region, the intrinsic base layer extending over a portion of the porous silicon region to form an extrinsic base; and forming an isolation region in the porous silicon region. The method is applicable to forming an HBT having a structure including a crystalline silicon intrinsic base extending beyond a collector region and extending over an isolation region to form a continuous intrinsic-to-extrinsic base conduction path of low resistance. The HBT has improved performance by having a smaller collector to intrinsic base interface and larger intrinsic base to extrinsic base interface.

摘要翻译： 公开了使用多孔硅形成隔离区域的方法和相关结构。 该方法的一个实施例可以包括形成收集区域; 在集电区域形成多孔硅区域; 在所述集电极区上形成晶体硅本征基极层，所述本征基极层在所述多孔硅区域的一部分上延伸以形成外部基极; 以及在所述多孔硅区域中形成隔离区域。 该方法适用于形成具有包括结晶硅本征基底的结构的HBT，该晶体硅本征基极延伸超过集电极区域并在隔离区域上延伸以形成具有低电阻的连续本征 - 外在的基极传导路径。 HBT通过使内部基本接口具有较小的集电极和较大的内在基极到外部基极接口来提高性能。

公开(公告)号：US20080121930A1

公开(公告)日：2008-05-29

申请号：US11557692

申请日：2006-11-08

申请人： Thomas N. Adam ,  Thomas A. Wallner

发明人： Thomas N. Adam ,  Thomas A. Wallner

IPC分类号： H01L29/737 ,  H01L21/331

CPC分类号： H01L29/7378 ,  H01L29/0821 ,  H01L29/66242

摘要： A heterostructure bipolar transistor (HBT) and related methods are disclosed. In one embodiment, the HBT includes a heterostructure bipolar transistor (HBT) including: a substrate; a monocrystalline emitter atop the substrate; a collector in the substrate; at least one isolation region adjacent to the collector; a monocrystalline silicon germanium (SiGe) intrinsic base extending over each isolation region; and a monocrystalline silicon extrinsic base. A method may include forming the intrinsic and extrinsic base and the emitter as monocrystalline, with the extrinsic base (and emitter) formed in a self-aligned fashion utilizing selective-epitaxial growth on porous silicon. As a result, some mask levels can be omitted, making this an inexpensive alternative to conventional processing.

摘要翻译： 公开了异质结双极晶体管（HBT）及相关方法。 在一个实施例中，HBT包括异质结双极晶体管（HBT），包括：衬底; 衬底顶部的单晶发射体; 底物中的收集器; 与收集器相邻的至少一个隔离区域; 在每个隔离区域上延伸的单晶硅锗（SiGe）本征基极; 和单晶硅外在碱。 一种方法可以包括将本征和非本征碱和发射体形成为单晶，其中外部碱（和发射体）以自对准方式形成，利用多孔硅上的选择性外延生长。 结果，可以省略一些掩模级别，这使得它成为常规处理的便宜的替代方案。

公开(公告)号：US07342293B2

公开(公告)日：2008-03-11

申请号：US11164757

申请日：2005-12-05

申请人： Thomas A. Wallner ,  Thomas N. Adam ,  Stephen W. Bedell ,  Joel P. De Souza

发明人： Thomas A. Wallner ,  Thomas N. Adam ,  Stephen W. Bedell ,  Joel P. De Souza

IPC分类号： H01L27/082 ,  H01L27/102 ,  H01L29/70 ,  H01L31/11 ,  H01L29/00

CPC分类号： H01L29/732 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/1004 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/7378

摘要： The present invention relates to bipolar junction transistors (BJTS). The collector region of each BJT is located in a semiconductor substrate surface and adjacent to a first shallow trench isolation (STI) region. A second STI region is provided, which extends between the first STI region and the collection region and undercuts a portion of the active base region with an undercut angle of not more than about 90°. For example, the second STI region may a substantially triangular cross-section with an undercut angle of less than about 90°, or a substantially rectangular cross-section with an undercut angle of about 90°. Such a second STI region can be fabricated using a porous surface section formed in an upper surface of the collector region.

摘要翻译： 本发明涉及双极结型晶体管（BJTS）。 每个BJT的集电极区域位于半导体衬底表面中并且邻近第一浅沟槽隔离（STI）区域。 提供了第二STI区域，其在第一STI区域和收集区域之间延伸，并且底切角度不大于约90°的一部分活性基底区域。 例如，第二STI区域可以具有小于约90°的底切角的基本上为三角形的横截面，或者具有约90°的底切角的基本上矩形的横截面。 可以使用形成在集电区域的上表面中的多孔表面部分来制造这样的第二STI区域。