公开(公告)号：US20050106858A1

公开(公告)日：2005-05-19

申请号：US10716818

申请日：2003-11-19

申请人： Yi-Lung Cheng ,  Ying-Lang Wang

发明人： Yi-Lung Cheng ,  Ying-Lang Wang

IPC分类号： H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76834 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76831

摘要： A method is disclosed for reducing metal diffusion in a semiconductor device. After forming a first metal portion over a substrate, a silicon carbon nitro-oxide (SiCNO) layer is deposited on the first metal portion. A dielectric layer is deposited over the SiCNO layer, and an opening is generated in the SiCNO layer and the dielectric layer for a second metal portion to be connected to the first metal portion, wherein the SiCNO layer reduces the diffusion of the first metal portion into the dielectric layer.

摘要翻译： 公开了一种用于减少半导体器件中的金属扩散的方法。 在衬底上形成第一金属部分之后，在第一金属部分上沉积硅碳氧化物（SiCNO）层。 在SiCNO层上沉积介电层，在SiCNO层和第二金属部分的介电层上产生开口以连接到第一金属部分，其中SiCNO层将第一金属部分的扩散减少到 电介质层。

公开(公告)号：US06802935B2

公开(公告)日：2004-10-12

申请号：US10103618

申请日：2002-03-21

申请人： Yi-Lung Cheng ,  Hui-Chi Lin ,  Szu-An Wu ,  Ying-Lang Wang

发明人： Yi-Lung Cheng ,  Hui-Chi Lin ,  Szu-An Wu ,  Ying-Lang Wang

IPC分类号： B65G4907

CPC分类号： H01L21/67167 ,  C23C16/4405 ,  C23C16/54 ,  H01L21/67196 ,  Y10S414/135

摘要： A semiconductor processing apparatus and method are disclosed herein, including a plurality of process chambers, wherein at least one semiconductor processing operation occurs within each process chamber among the plurality of process chambers. Additionally, the apparatus and method disclosed herein include a robot mechanism for rotating each process chamber among the plurality of process chambers upon completion of an associated semiconductor processing operation. Such a robot mechanism may comprise a plurality of robots. Specifically, such a plurality of robots may include six robots configured on an associated carousel.

摘要翻译： 本文公开了包括多个处理室的半导体处理装置和方法，其中在多个处理室中的每个处理室内发生至少一个半导体处理操作。 此外，本文公开的装置和方法包括机器人机构，用于在完成相关联的半导体处理操作时在多个处理室中旋转每个处理室。 这样的机器人机构可以包括多个机器人。 具体地说，这样的多个机器人可以包括配置在相关转盘上的六个机器人。

公开(公告)号：US06584987B1

公开(公告)日：2003-07-01

申请号：US09808929

申请日：2001-03-16

申请人： Yi-Lung Cheng ,  Chun-Ching Tsan ,  Wen-Kung Cheng ,  Yin-Lang Wang

发明人： Yi-Lung Cheng ,  Chun-Ching Tsan ,  Wen-Kung Cheng ,  Yin-Lang Wang

IPC分类号： B08B704

CPC分类号： H01J37/32862 ,  B08B7/0035 ,  C23C16/4405 ,  Y10S438/905

摘要： A method for cleaning residual material from a chemical vapor deposition (CVD) apparatus in situ employing dry etching. There is first employed a high density plasma chemical vapor deposition (HDP-CVD) method to deposit layers of silicon oxide material upon substrates within a chemical vapor deposition reactor apparatus. After removal of substrates, the reactor chamber is closed off. The interior of the reactor is then filled with a gas and a plasma formed therewithin, to which oxygen is added and the reactor allowed to come to an increased temperature and bake for a period of time. The reactor power is then turned off and the reactor evacuated. There is then carried out a normal cleaning step within the reactor chamber employing a reactive gas such as NF3, with greater cleaning efficiency due to the increased temperature caused by the baking step.

摘要翻译： 一种从化学气相沉积（CVD）装置中原位采用干法蚀刻来清除残余物质的方法。 首先采用高密度等离子体化学气相沉积（HDP-CVD）方法在化学气相沉积反应器装置中的衬底上沉积氧化硅材料层。 在移除基板之后，关闭反应室。 然后将反应器的内部填充有在其中形成的气体和等离子体，向其中加入氧并使反应器升温并烘烤一段时间。 然后关闭反应堆功率，反应器排空。 然后，使用反应气体如NF3在反应器室内进行正常的清洗步骤，由于烘烤步骤引起的温度升高，清洗效率更高。

公开(公告)号：US20090058434A1

公开(公告)日：2009-03-05

申请号：US11849836

申请日：2007-09-04

申请人： Jian-Hong Lin ,  Chin Chuan Peng ,  Shou-Chung Lee ,  Chien-Jung Wang ,  Chien Shih Tsai ,  Bi-Ling Lin ,  Yi-Lung Cheng

发明人： Jian-Hong Lin ,  Chin Chuan Peng ,  Shou-Chung Lee ,  Chien-Jung Wang ,  Chien Shih Tsai ,  Bi-Ling Lin ,  Yi-Lung Cheng

IPC分类号： G01R27/00

CPC分类号： G01R31/2858 ,  G01R31/2853 ,  G01R31/2884 ,  H01L22/14 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for measuring a property of interconnections is provided. The method includes the following steps. A plurality of interconnection test patterns are provided. A pad to which the plurality of interconnection test patterns are parallelly connected is formed. At least one resistor is formed between at least one of the plurality of interconnection test patterns and the pad. The property of the plurality of interconnection test patterns is measured by applying a current, a voltage and/or a mechanical stress to the pad.

摘要翻译： 提供了一种用于测量互连性质的方法。 该方法包括以下步骤。 提供多个互连测试图案。 形成多个互连测试图案并联连接的焊盘。 至少一个电阻器形成在所述多个互连测试图案中的至少一个与所述焊盘之间。 通过对焊盘施加电流，电压和/或机械应力来测量多个互连测试图案的性质。

公开(公告)号：US07253121B2

公开(公告)日：2007-08-07

申请号：US10937215

申请日：2004-09-09

申请人： Yi-Lung Cheng ,  Miao-Cheng Liao ,  Ying-Lang Wang

发明人： Yi-Lung Cheng ,  Miao-Cheng Liao ,  Ying-Lang Wang

IPC分类号： H01L21/471

CPC分类号： H01L21/76807

摘要： A method for forming IMD films. A substrate is provided. A plurality of dielectric films are formed on the substrate, wherein each of the dielectric layers are deposited in-situ in one chamber with only one thermal cycle.

摘要翻译： 一种形成IMD膜的方法。 提供基板。 在基板上形成多个电介质膜，其中每个电介质层原位沉积在仅具有一个热循环的一个室中。

公开(公告)号：US07208415B2

公开(公告)日：2007-04-24

申请号：US10882069

申请日：2004-06-30

申请人： Jane-Bai Lai ,  Yi-Lung Cheng

发明人： Jane-Bai Lai ,  Yi-Lung Cheng

IPC分类号： H01L21/44

CPC分类号： H01L21/321 ,  H01L21/76877

摘要： A plasma treatment method which is capable of extending the MTF (mean-time-to-failure) of metal interconnects fabricated on a semiconductor wafer substrate, is disclosed. The invention includes providing a trench typically in a dielectric layer on a substrate; depositing a metal in the trench; and exposing the metal to a nitrogen-based plasma. The plasma-treatment step accelerates grain growth and re-orients the grains in the metal to a closely-packed crystal orientation texture which approaches or approximates the crystal orientation texture of copper.

摘要翻译： 公开了一种等离子体处理方法，其能够延长制造在半导体晶片衬底上的金属互连的MTF（平均故障时间）。 本发明包括提供通常在基底上的电介质层中的沟槽; 在沟槽中沉积金属; 并将金属暴露于氮基等离子体。 等离子体处理步骤加速晶粒生长并将金属中的晶粒重新定位成接近或接近铜的<111>晶体取向纹理的紧密堆积的晶体取向纹理。

公开(公告)号：US20060166458A1

公开(公告)日：2006-07-27

申请号：US11044814

申请日：2005-01-26

申请人： Yi-Lung Cheng ,  Szu-An Wu ,  Yi-Lang Wang

发明人： Yi-Lung Cheng ,  Szu-An Wu ,  Yi-Lang Wang

IPC分类号： H01L21/76 ,  H01L21/461

CPC分类号： H01L21/31053 ,  H01L21/76224

摘要： A shallow trench isolation (STI) structure for semiconductor devices is formed using a deposited silicon layer formed over a polish stop layer formed over an oxide formed on a substrate. The polish stop layer may be nitride. An opening is formed extending through the deposited silicon layer and the nitride and oxide layers and extending into the substrate. A deposited oxide is formed filling the opening and extending over the top surface of deposited silicon layer. A chemical mechanical polishing operation polishes the deposited silicon layer at a rate faster than the deposited oxide layer to produce an STI with a convex portion extending above the nitride layer. Dishing problems are avoided and the structure may be subsequently planarized.

摘要翻译： 用于半导体器件的浅沟槽隔离（STI）结构使用形成在形成在衬底上的氧化物上形成的抛光停止层上的沉积硅层形成。 抛光停止层可以是氮化物。 形成延伸穿过沉积的硅层和氮化物和氧化物层并延伸到衬底中的开口。 形成沉积氧化物，填充开口并在沉积的硅层的顶表面上延伸。 化学机械抛光操作以比沉积的氧化物层更快的速率抛光沉积的硅层，以产生具有在氮化物层上方延伸的凸部的STI。 避免了抛光问题，并且可以随后平面化该结构。

公开(公告)号：US20060125090A1

公开(公告)日：2006-06-15

申请号：US11338551

申请日：2006-01-24

申请人： Hsuch-Chung Chen ,  Yi-Lung Cheng ,  Hsien-Wei Chen ,  Shin-Puu Jeng

发明人： Hsuch-Chung Chen ,  Yi-Lung Cheng ,  Hsien-Wei Chen ,  Shin-Puu Jeng

IPC分类号： H01L23/34

CPC分类号： H01L23/5286 ,  H01L23/3677 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor structure and method for dissipating heat away from a semiconductor device having a plurality of power lines is provided. The semiconductor structure includes a semiconductor substrate and a plurality of interconnect structures disposed on the substrate and in contact therewith and extending through the semiconductor device, the interconnect structures for dissipating heat to the substrate. Each of the plurality of interconnect structures comprises at least one via stack.

摘要翻译： 提供了一种半导体结构和方法，用于从具有多个电源线的半导体器件散发热量。 半导体结构包括半导体衬底和布置在衬底上并与其接触并延伸穿过半导体器件的多个互连结构，用于将热量散发到衬底的互连结构。 多个互连结构中的每一个包括至少一个通孔堆叠。

公开(公告)号：US20060003486A1

公开(公告)日：2006-01-05

申请号：US10882069

申请日：2004-06-30

申请人： Jane-Bai Lai ,  Yi-Lung Cheng

发明人： Jane-Bai Lai ,  Yi-Lung Cheng

IPC分类号： H01L21/00

CPC分类号： H01L21/321 ,  H01L21/76877

摘要： A plasma treatment method which is capable of extending the MTF (mean-time-to-failure) of metal interconnects fabricated on a semiconductor wafer substrate, is disclosed. The invention includes providing a trench typically in a dielectric layer on a substrate; depositing a metal in the trench; and exposing the metal to a nitrogen-based plasma. The plasma-treatment step accelerates grain growth and re-orients the grains in the metal to a closely-packed crystal orientation texture which approaches or approximates the crystal orientation texture of copper.

摘要翻译： 公开了一种等离子体处理方法，其能够延长制造在半导体晶片衬底上的金属互连的MTF（平均故障时间）。 本发明包括提供通常在基底上的电介质层中的沟槽; 在沟槽中沉积金属; 并将金属暴露于氮基等离子体。 等离子体处理步骤加速晶粒生长并将金属中的晶粒重新定位成接近或接近铜的<111>晶体取向纹理的紧密堆积的晶体取向纹理。

公开(公告)号：US06790778B1

公开(公告)日：2004-09-14

申请号：US10658270

申请日：2003-09-10

申请人： Yi-Lung Cheng ,  Ying-Lang Wang ,  We-Li Chen

发明人： Yi-Lung Cheng ,  Ying-Lang Wang ,  We-Li Chen

IPC分类号： H01L2144

CPC分类号： H01L21/76834 ,  H01L21/76883 ,  Y10S438/902 ,  Y10S438/906

摘要： A method for capping over a copper layer. A copper layer is deposited overlying a substrate. The copper surface is treated with hydrogen-containing plasma to remove copper oxides formed thereon, thereby suppressing copper hillock formation. The treated copper surface is treated again with nitrogen-containing plasma to improve adhesion of the copper surface. A capping layer is formed on the copper layer.

摘要翻译： 一种覆盖铜层的方法。 将铜层沉积在衬底上。 用含氢等离子体处理铜表面以除去其上形成的铜氧化物，从而抑制铜形成小丘。 处理的铜表面再次用含氮等离子体处理以改善铜表面的粘附。 在铜层上形成覆盖层。