公开(公告)号：US20080001958A1

公开(公告)日：2008-01-03

申请号：US11480663

申请日：2006-06-30

申请人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

发明人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

IPC分类号： G09G5/39

CPC分类号： G06F12/1009 ,  G06F9/4401 ,  G06F9/4403 ,  G06F9/4411 ,  G06F9/45533 ,  G06F9/45558 ,  G06F12/109 ,  G06F13/28 ,  G06F2009/45579 ,  G06F2009/45583 ,  G06F2212/152 ,  G06T1/60

摘要： A method and apparatus for creating, updating, and using guest physical address (GPA) to host physical address (HPA) shadow translation tables for translating GPAs of graphics data direct memory access (DMA) requests of a computing environment implementing a virtual machine monitor to support virtual machines. The requests may be sent through a render or display path of the computing environment from one or more virtual machines, transparently with respect to the virtual machine monitor. The creating, updating, and using may be performed by a memory controller detecting entries sent to existing global and page directory tables, forking off shadow table entries from the detected entries, and translating GPAs to HPAs for the shadow table entries.

摘要翻译： 一种用于创建，更新和使用访客物理地址（GPA）以主机物理地址（HPA）影子转换表的方法和装置，用于将实现虚拟机监视器的计算环境的图形数据直接存储器访问（DMA）请求的GPA转换为 支持虚拟机。 可以通过虚拟机监视器透明地从一个或多个虚拟机通过计算环境的呈现或显示路径发送请求。 创建，更新和使用可以由存储器控制器执行，该存储器控制器检测发送到现有全局和页目录表的条目，从检测到的条目中分离影子表条目，以及将影子表条目的GPA转换为HPA。

公开(公告)号：US07295210B2

公开(公告)日：2007-11-13

申请号：US11016531

申请日：2004-12-16

申请人： Jonathan B. Sadowski ,  Aditya Navale

发明人： Jonathan B. Sadowski ,  Aditya Navale

IPC分类号： G09G5/36 ,  G06T1/60

CPC分类号： G06T15/005

摘要： A computer graphics system is provided that includes a memory to store image data, a bin pointer list to store information regarding a plurality of image subscenes, and a pointer cache system to maintain data regarding the plurality of image subscenes. The pointer cache system may include a tag array section, a data array section and a decoupling section.

摘要翻译： 提供了一种计算机图形系统，其包括存储图像数据的存储器，用于存储关于多个图像子信息的信息的指针列表，以及用于维护关于多个图像子信号的数据的指针缓存系统。 指针缓存系统可以包括标签阵列部分，数据阵列部分和去耦部分。

公开(公告)号：US09589159B2

公开(公告)日：2017-03-07

申请号：US12492513

申请日：2009-06-26

申请人： Balaji Vembu ,  Aditya Navale ,  Sathyamurthi Sadhasivan

发明人： Balaji Vembu ,  Aditya Navale ,  Sathyamurthi Sadhasivan

IPC分类号： G06F12/14 ,  G06F21/84 ,  G06F21/72 ,  H04L9/08

CPC分类号： G06F21/84 ,  G06F21/72 ,  H04L9/0841 ,  H04L2209/60

摘要： Two processing elements in a single platform may communicate securely to allow the platform to take advantage of the certain cryptographic functionality in one processing element. A first processing element, such as a bridge, may use its cryptographic functionality to request a key exchange with a second processing element, such as a graphics engine. Each processing element may include a global key which is common to the two processing elements and a unique key which is unique to each processing element. A key exchange may be established during the boot process the first time the system boots and, failing any hardware change, the same key may be used throughout the lifetime of the two processing elements. Once a secure channel is set up, any application wishing to authenticate a processing element without public-private cryptographic function may perform the authentication with the other processing element which shares a secure channel with the first processing element.

摘要翻译： 单个平台中的两个处理元件可以安全通信，以允许平台在一个处理元件中利用某些加密功能。 诸如桥接器的第一处理元件可以使用其加密功能来请求与诸如图形引擎的第二处理元件的密钥交换。 每个处理元件可以包括两个处理元件共有的全局密钥和每个处理元件唯一的唯一密钥。 在系统引导的第一次引导过程中可以建立密钥交换，并且在任何硬件改变失败的情况下，在两个处理元件的整个寿命期间可以使用相同的密钥。 一旦建立了安全通道，希望在没有公共 - 私人密码功能的情况下认证处理元件的任何应用程序可以与与第一处理元件共享安全通道的其他处理元件执行认证。

公开(公告)号：US20160062451A1

公开(公告)日：2016-03-03

申请号：US14937296

申请日：2015-11-10

申请人： Eric C. Samson ,  Aditya Navale

发明人： Eric C. Samson ,  Aditya Navale

IPC分类号： G06F1/32

CPC分类号： G06F1/3296 ,  G06F1/3218 ,  G06F1/3237 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/172 ,  Y02D50/20

摘要： A method includes detecting a trigger condition, and in response to detecting the trigger condition, reducing a voltage applied to a graphics controller component of a memory controller. The reduction in voltage may cause the voltage to be reduced below a voltage level required to maintain context information in the graphics controller component.

公开(公告)号：US20140026137A1

公开(公告)日：2014-01-23

申请号：US13552122

申请日：2012-07-18

申请人： Balaji Vembu ,  Aditya Navale ,  Murali Ramadoss ,  David I. Standring ,  Kritika Bala

发明人： Balaji Vembu ,  Aditya Navale ,  Murali Ramadoss ,  David I. Standring ,  Kritika Bala

IPC分类号： G06F9/46

CPC分类号： G06F9/4881 ,  Y02D10/24

摘要： A computing device for performing scheduling operations for graphics hardware is described herein. The computing device includes a central processing unit (CPU) that is configured to execute an application. The computing device also includes a graphics scheduler configured to operate independently of the CPU. The graphics scheduler is configured to receive work queues relating to workloads from the application that are to execute on the CPU and perform scheduling operations for any of a number of graphics engines based on the work queues.

摘要翻译： 本文描述了用于执行图形硬件的调度操作的计算设备。 计算设备包括被配置为执行应用的中央处理单元（CPU）。 计算设备还包括被配置为独立于CPU操作的图形调度器。 图形调度器被配置为接收与在CPU上执行的应用程序的工作负载有关的工作队列，并且基于工作队列对多个图形引擎中的任何一个执行调度操作。

公开(公告)号：US08510585B2

公开(公告)日：2013-08-13

申请号：US13629046

申请日：2012-09-27

申请人： Eric C. Samson ,  Aditya Navale

发明人： Eric C. Samson ,  Aditya Navale

IPC分类号： G06F1/32

CPC分类号： G06F1/3296 ,  G06F1/3218 ,  G06F1/3237 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/172 ,  Y02D50/20

摘要： A method includes detecting a trigger condition, and in response to detecting the trigger condition, reducing a voltage applied to a graphics controller component of a memory controller. The reduction in voltage may cause the voltage to be reduced below a voltage level required to maintain context information in the graphics controller component.

公开(公告)号：US20120139927A1

公开(公告)日：2012-06-07

申请号：US13369720

申请日：2012-02-09

申请人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

发明人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

IPC分类号： G09G5/39 ,  G06T1/00 ,  G06F12/00

CPC分类号： G06F12/1009 ,  G06F9/4401 ,  G06F9/4403 ,  G06F9/4411 ,  G06F9/45533 ,  G06F9/45558 ,  G06F12/109 ,  G06F13/28 ,  G06F2009/45579 ,  G06F2009/45583 ,  G06F2212/152 ,  G06T1/60

摘要： A method and apparatus for creating, updating, and using guest physical address (GPA) to host physical address (HPA) shadow translation tables for translating GPAs of graphics data direct memory access (DMA) requests of a computing environment implementing a virtual machine monitor to support virtual machines. The requests may be sent through a render or display path of the computing environment from one or more virtual machines, transparently with respect to the virtual machine monitor. The creating, updating, and using may be performed by a memory controller detecting entries sent to existing global and page directory tables, forking off shadow table entries from the detected entries, and translating GPAs to HPAs for the shadow table entries.

摘要翻译： 一种用于创建，更新和使用访客物理地址（GPA）以主机物理地址（HPA）影子转换表的方法和装置，用于将实现虚拟机监视器的计算环境的图形数据直接存储器访问（DMA）请求的GPA转换为 支持虚拟机。 可以通过虚拟机监视器透明地从一个或多个虚拟机通过计算环境的呈现或显示路径发送请求。 创建，更新和使用可以由存储器控制器执行，该存储器控制器检测发送到现有全局和页目录表的条目，从检测到的条目中分离影子表条目，以及将影子表条目的GPA转换为HPA。

公开(公告)号：US08154555B2

公开(公告)日：2012-04-10

申请号：US12912630

申请日：2010-10-26

申请人： Balaji Vembu ,  Aditya Navale ,  Wishwesh Gandhi

发明人： Balaji Vembu ,  Aditya Navale ,  Wishwesh Gandhi

IPC分类号： G09G5/39 ,  G06F13/00 ,  G06F12/10

CPC分类号： G06F12/1009 ,  G06F9/4401 ,  G06F9/4403 ,  G06F9/4411 ,  G06F9/45533 ,  G06F9/45558 ,  G06F12/109 ,  G06F13/28 ,  G06F2009/45579 ,  G06F2009/45583 ,  G06F2212/152 ,  G06T1/60

摘要： A method and apparatus for creating, updating, and using guest physical address (GPA) to host physical address (HPA) shadow translation tables for translating GPAs of graphics data direct memory access (DMA) requests of a computing environment implementing a virtual machine monitor to support virtual machines. The requests may be sent through a render or display path of the computing environment from one or more virtual machines, transparently with respect to the virtual machine monitor. The creating, updating, and using may be performed by a memory controller detecting entries sent to existing global and page directory tables, forking off shadow table entries from the detected entries, and translating GPAs to HPAs for the shadow table entries.

摘要翻译： 一种用于创建，更新和使用访客物理地址（GPA）以主机物理地址（HPA）影子转换表的方法和装置，用于将实现虚拟机监视器的计算环境的图形数据直接存储器访问（DMA）请求的GPA转换为 支持虚拟机。 可以通过虚拟机监视器透明地从一个或多个虚拟机通过计算环境的呈现或显示路径发送请求。 创建，更新和使用可以由存储器控制器执行，该存储器控制器检测发送到现有全局和页目录表的条目，从检测到的条目中分离影子表条目，以及将影子表条目的GPA转换为HPA。

公开(公告)号：US07868897B2

公开(公告)日：2011-01-11

申请号：US11480663

申请日：2006-06-30

申请人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

发明人： Balaji Vembu ,  Aditya Navale ,  Wishwesh A. Gandhi

IPC分类号： G09G5/39 ,  G06F13/00 ,  G06F12/10

CPC分类号： G06F12/1009 ,  G06F9/4401 ,  G06F9/4403 ,  G06F9/4411 ,  G06F9/45533 ,  G06F9/45558 ,  G06F12/109 ,  G06F13/28 ,  G06F2009/45579 ,  G06F2009/45583 ,  G06F2212/152 ,  G06T1/60

摘要： A method and apparatus for creating, updating, and using guest physical address (GPA) to host physical address (HPA) shadow translation tables for translating GPAs of graphics data direct memory access (DMA) requests of a computing environment implementing a virtual machine monitor to support virtual machines. The requests may be sent through a render or display path of the computing environment from one or more virtual machines, transparently with respect to the virtual machine monitor. The creating, updating, and using may be performed by a memory controller detecting entries sent to existing global and page directory tables, forking off shadow table entries from the detected entries, and translating GPAs to HPAs for the shadow table entries.

摘要翻译： 一种用于创建，更新和使用访客物理地址（GPA）以主机物理地址（HPA）影子转换表的方法和装置，用于将实现虚拟机监视器的计算环境的图形数据直接存储器访问（DMA）请求的GPA转换为 支持虚拟机。 可以通过虚拟机监视器透明地从一个或多个虚拟机通过计算环境的呈现或显示路径发送请求。 创建，更新和使用可以由存储器控制器执行，该存储器控制器检测发送到现有全局和页目录表的条目，从检测到的条目中分离影子表条目，以及将影子表条目的GPA转换为HPA。

公开(公告)号：US20100332852A1

公开(公告)日：2010-12-30

申请号：US12492513

申请日：2009-06-26

申请人： Balaji Vembu ,  Aditya Navale ,  Sathyamurthi Sadhasivan

发明人： Balaji Vembu ,  Aditya Navale ,  Sathyamurthi Sadhasivan

IPC分类号： G06F12/14 ,  G06F21/00 ,  H04L9/08

CPC分类号： G06F21/84 ,  G06F21/72 ,  H04L9/0841 ,  H04L2209/60

摘要： Two processing elements in a single platform may communicate securely to allow the platform to take advantage of the certain cryptographic functionality in one processing element. A first processing element, such as a bridge, may use its cryptographic functionality to request a key exchange with a second processing element, such as a graphics engine. Each processing element may include a global key which is common to the two processing elements and a unique key which is unique to each processing element. A key exchange may be established during the boot process the first time the system boots and, failing any hardware change, the same key may be used throughout the lifetime of the two processing elements. Once a secure channel is set up, any application wishing to authenticate a processing element without public-private cryptographic function may perform the authentication with the other processing element which shares a secure channel with the first processing element.

摘要翻译： 单个平台中的两个处理元件可以安全通信，以允许平台在一个处理元件中利用某些加密功能。 诸如桥接器的第一处理元件可以使用其加密功能来请求与诸如图形引擎的第二处理元件的密钥交换。 每个处理元件可以包括两个处理元件共有的全局密钥和每个处理元件唯一的唯一密钥。 在系统引导的第一次引导过程中可以建立密钥交换，并且在任何硬件改变失败的情况下，在两个处理元件的整个寿命期间可以使用相同的密钥。 一旦建立了安全通道，希望在没有公共 - 私人密码功能的情况下认证处理元件的任何应用程序可以与与第一处理元件共享安全通道的其他处理元件执行认证。