公开(公告)号：US07383490B2

公开(公告)日：2008-06-03

申请号：US11106069

申请日：2005-04-14

申请人： Gheorghe Almasi ,  Matthias Augustin Blumrich ,  Dong Chen ,  Paul Coteus ,  Alan Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Dirk I. Hoenicke ,  Sarabjeet Singh ,  Burkhard D. Steinmacher-Burow ,  Todd Takken ,  Pavlos Vranas

发明人： Gheorghe Almasi ,  Matthias Augustin Blumrich ,  Dong Chen ,  Paul Coteus ,  Alan Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Dirk I. Hoenicke ,  Sarabjeet Singh ,  Burkhard D. Steinmacher-Burow ,  Todd Takken ,  Pavlos Vranas

IPC分类号： G06F11/00 ,  H03M13/00

CPC分类号： G06F11/1633

摘要： Methods and apparatus perform fault isolation in multiple node computing systems using commutative error detection values for—example, checksums—to identify and to isolate faulty nodes. When information associated with a reproducible portion of a computer program is injected into a network by a node, a commutative error detection value is calculated. At intervals, node fault detection apparatus associated with the multiple node computer system retrieve commutative error detection values associated with the node and stores them in memory. When the computer program is executed again by the multiple node computer system, new commutative error detection values are created and stored in memory. The node fault detection apparatus identifies faulty nodes by comparing commutative error detection values associated with reproducible portions of the application program generated by a particular node from different runs of the application program. Differences in values indicate a possible faulty node.

摘要翻译： 方法和设备使用交换性错误检测值（例如，校验和）识别和隔离故障节点，在多个节点计算系统中执行故障隔离。 当与计算机程序的可再现部分相关联的信息被节点注入到网络中时，计算交换性错误检测值。 每隔一段时间，与多节点计算机系统相关联的节点故障检测装置检索与节点相关联的交换错误检测值并将其存储在存储器中。 当多节点计算机系统再次执行计算机程序时，创建新的交换错误检测值并将其存储在存储器中。 节点故障检测装置通过比较与来自应用程序的不同运行的特定节点生成的应用程序的可再现部分相关联的交换错误检测值来识别故障节点。 值的差异表示可能的故障节点。

公开(公告)号：US20070204112A1

公开(公告)日：2007-08-30

申请号：US11617276

申请日：2006-12-28

申请人： Matthias Blumrich ,  Dong Chen ,  Paul Coteus ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Burkhard Steinmacher-Burow ,  Todd Takken ,  Pavlos Vranas

发明人： Matthias Blumrich ,  Dong Chen ,  Paul Coteus ,  Alan Gara ,  Mark Giampapa ,  Philip Heidelberger ,  Dirk Hoenicke ,  Martin Ohmacht ,  Burkhard Steinmacher-Burow ,  Todd Takken ,  Pavlos Vranas

IPC分类号： G06F12/14

CPC分类号： G06F12/0862 ,  G06F9/52 ,  G06F2212/6028

摘要： A low latency memory system access is provided in association with a weakly-ordered multiprocessor system. Each processor in the multiprocessor shares resources, and each shared resource has an associated lock within a locking device that provides support for synchronization between the multiple processors in the multiprocessor and the orderly sharing of the resources. A processor only has permission to access a resource when it owns the lock associated with that resource, and an attempt by a processor to own a lock requires only a single load operation, rather than a traditional atomic load followed by store, such that the processor only performs a read operation and the hardware locking device performs a subsequent write operation rather than the processor. A simple prefetching for non-contiguous data structures is also disclosed. A memory line is redefined so that in addition to the normal physical memory data, every line includes a pointer that is large enough to point to any other line in the memory, wherein the pointers to determine which memory line to prefetch rather than some other predictive algorithm. This enables hardware to effectively prefetch memory access patterns that are non-contiguous, but repetitive.

摘要翻译： 与弱有序的多处理器系统相关联地提供低延迟存储器系统访问。 多处理器中的每个处理器共享资源，并且每个共享资源在锁定设备内具有关联的锁，其提供对多处理器中的多个处理器之间的同步的支持以及资源的有序共享。 当处理器拥有与该资源相关联的锁定时，处理器仅具有访问资源的权限，并且处理器拥有锁的尝试仅需要单个加载操作，而不是传统的原子负载后跟存储，使得处理器 只执行读取操作，并且硬件锁定装置执行后续的写入操作而不是处理器。 还公开了用于非连续数据结构的简单预取。 重新定义存储器线，使得除了正常的物理存储器数据之外，每行包括足够大的指针以指向存储器中的任何其他行，其中指针用于确定要预取的存储器行而不是一些其它预测 算法。 这使得硬件能够有效地预取不连续但重复的存储器访问模式。

公开(公告)号：US5654695A

公开(公告)日：1997-08-05

申请号：US606232

申请日：1996-02-23

申请人： Howard Thomas Olnowich ,  Thomas Norman Barker ,  Peter Anthony Franaszek ,  Philip Heidelberger ,  Bharat Deep Rathi ,  Anujan Mangala Varma

发明人： Howard Thomas Olnowich ,  Thomas Norman Barker ,  Peter Anthony Franaszek ,  Philip Heidelberger ,  Bharat Deep Rathi ,  Anujan Mangala Varma

IPC分类号： G06F11/26 ,  G06F13/40 ,  G06F15/173 ,  G06F17/50 ,  H03M9/00 ,  H04L1/00 ,  H04L7/033 ,  H04L7/04 ,  H04L12/18 ,  H04L12/56 ,  H04Q11/00 ,  H04Q11/04 ,  H04Q1/00

CPC分类号： H04L7/0338 ,  G06F13/4022 ,  G06F15/17375 ,  G06F15/17393 ,  G06F17/5022 ,  H03M9/00 ,  H04L1/0057 ,  H04L49/1515 ,  H04L7/044 ,  H04Q11/0478 ,  G06F11/261 ,  H04L49/101 ,  H04L49/205 ,  H04L49/254 ,  H04Q11/0066

摘要： A multi-stage architecture for providing a single switching component in multiplicity to create a single network capable of performing a multiplicity of functions. One function of the disclosed network is to circumvent the traditional blocking problems in multi-stage networks by implementing ALTERNATE PATHS between devices within the same network. This permits a non-blocked path between 2 devices to be found by rearrangeability--the act of trying or searching different alternate paths until a non-blocked connection is established. A second network function permits a special high priority mode of transfer which will guarantee that the connection will be made to an idle device as rapidly as possible.

摘要翻译： 一种多级架构，用于提供多重性的单个交换组件以创建能够执行多种功能的单个网络。 所公开网络的一个功能是通过在同一网络内的设备之间实现ALTERNATE PATHS来规避多级网络中传统的阻塞问题。 这允许通过可重新排列来找到2个设备之间的非阻塞路径 - 尝试或搜索不同的备用路径直到建立非阻塞连接的行为。 第二网络功能允许特殊的高优先级传输模式，这将保证尽可能快地连接到空闲设备。

公开(公告)号：US20140047060A1

公开(公告)日：2014-02-13

申请号：US13570916

申请日：2012-08-09

申请人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  James A. Kahle ,  Fabrizio Petrini ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

发明人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  James A. Kahle ,  Fabrizio Petrini ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

IPC分类号： G06F15/167

CPC分类号： G06F9/547 ,  H04L29/0617 ,  H04L67/40

摘要： According to one embodiment of the present invention, a system for operating memory includes a first node coupled to a second node by a network, the system configured to perform a method including receiving the remote transaction message from the second node in a processing element in the first node via the network, wherein the remote transaction message bypasses a main processor in the first node as it is transmitted to the processing element. In addition, the method includes accessing, by the processing element, data from a location in a memory in the first node based on the remote transaction message, and performing, by the processing element, computations based on the data and the remote transaction message.

摘要翻译： 根据本发明的一个实施例，一种用于操作存储器的系统包括由网络耦合到第二节点的第一节点，所述系统被配置为执行一种方法，该方法包括从所述第二节点接收来自所述第二节点的处理元件中的所述远程事务消息 第一节点经由网络，其中当所述远程事务消息被传送到所述处理元件时，所述远程事务消息绕过所述第一节点中的主处理器。 此外，该方法包括基于远程事务消息，由处理元件访问来自第一节点中的存储器中的位置的数据，以及由处理元件基于数据和远程事务消息执行计算。

公开(公告)号：US08631086B2

公开(公告)日：2014-01-14

申请号：US12241514

申请日：2008-09-30

申请人： Michael A. Blocksome ,  Dong Chen ,  Thomas Gooding ,  Philip Heidelberger ,  Jeff Parker

发明人： Michael A. Blocksome ,  Dong Chen ,  Thomas Gooding ,  Philip Heidelberger ,  Jeff Parker

IPC分类号： G06F15/167

CPC分类号： G06F15/17331

摘要： Embodiments of the invention may be used to manage message queues in a parallel computing environment to prevent message queue deadlock. A direct memory access controller of a compute node may determine when a messaging queue is full. In response, the DMA may generate an interrupt. An interrupt handler may stop the DMA and swap all descriptors from the full messaging queue into a larger queue (or enlarge the original queue). The interrupt handler then restarts the DMA. Alternatively, the interrupt handler stops the DMA, allocates a memory block to hold queue data, and then moves descriptors from the full messaging queue into the allocated memory block. The interrupt handler then restarts the DMA. During a normal messaging advance cycle, a messaging manager attempts to inject the descriptors in the memory block into other messaging queues until the descriptors have all been processed.

摘要翻译： 本发明的实施例可以用于在并行计算环境中管理消息队列以防止消息队列死锁。 计算节点的直接存储器访问控制器可以确定消息队列何时已满。 作为响应，DMA可能会产生中断。 中断处理程序可能会停止DMA，并将所有描述符从完整消息队列交换到更大的队列（或放大原始队列）。 然后中断处理程序重新启动DMA。 或者，中断处理程序停止DMA，分配存储块来保存队列数据，然后将描述符从完整消息队列移动到分配的内存块中。 然后中断处理程序重新启动DMA。 在正常消息传递提前周期期间，消息收发管理器尝试将描述符注入到其他消息队列中，直到描述符全部被处理。

公开(公告)号：US08621478B2

公开(公告)日：2013-12-31

申请号：US13008502

申请日：2011-01-18

申请人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

发明人： Daniel Ahn ,  Luis H. Ceze ,  Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht

IPC分类号： G06F9/46

CPC分类号： G06F9/524 ,  G06F12/08

摘要： A multiprocessor system supports multiple concurrent modes of speculative execution. Speculation identification numbers (IDs) are allocated to speculative threads from a pool of available numbers. The pool is divided into domains, with each domain being assigned to a mode of speculation. Modes of speculation include TM, TLS, and rollback. Allocation of the IDs is carried out with respect to a central state table and using hardware pointers. The IDs are used for writing different versions of speculative results in different ways of a set in a cache memory.

摘要翻译： 多处理器系统支持多种并发模式的推测执行。 投机标识号（ID）从可用数字池中分配给投机线程。 池被分为域，每个域被分配到一种投机模式。 投机模式包括TM，TLS和回滚。 对于中央状态表并使用硬件指针执行ID的分配。 ID用于以高速缓冲存储器中的集合的不同方式写入不同版本的推测结果。

公开(公告)号：US20130212253A1

公开(公告)日：2013-08-15

申请号：US13370059

申请日：2012-02-09

申请人： Michael E. Aho ,  Dong Chen ,  Noel A. Eisley ,  Thomas M. Gooding ,  Philip Heidelberger ,  Andrew T. Tauferner

发明人： Michael E. Aho ,  Dong Chen ,  Noel A. Eisley ,  Thomas M. Gooding ,  Philip Heidelberger ,  Andrew T. Tauferner

IPC分类号： G06F15/173

CPC分类号： H04L43/04 ,  H04L1/00 ,  H04L1/0061

摘要： Calculating a checksum utilizing inactive networking components in a computing system, including: identifying, by a checksum distribution manager, an inactive networking component, wherein the inactive networking component includes a checksum calculation engine for computing a checksum; sending, to the inactive networking component by the checksum distribution manager, metadata describing a block of data to be transmitted by an active networking component; calculating, by the inactive networking component, a checksum for the block of data; transmitting, to the checksum distribution manager from the inactive networking component, the checksum for the block of data; and sending, by the active networking component, a data communications message that includes the block of data and the checksum for the block of data.

摘要翻译： 使用计算系统中的非活动网络组件来计算校验和，包括：由校验和分发管理器识别非活动网络组件，其中所述非活动网络组件包括用于计算校验和的校验和计算引擎; 由校验和分发管理器向不活动网络组件发送描述要由主动网络组件发送的数据块的元数据; 由非活动网络组件计算数据块的校验和; 从非活动网络组件向校验和分发管理器发送数据块的校验和; 以及由所述主动网络组件发送包括所述数据块和所述数据块的校验和的数据通信消息。

公开(公告)号：US08458282B2

公开(公告)日：2013-06-04

申请号：US11768593

申请日：2007-06-26

申请人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

发明人： Dong Chen ,  Alan Gara ,  Philip Heidelberger ,  Martin Ohmacht ,  Pavlos Vranas

IPC分类号： G06F15/167 ,  G06F15/16 ,  G06F13/00 ,  G06F13/28

CPC分类号： H04L49/9021 ,  G06F12/0862 ,  H04L49/90

摘要： A computing apparatus for reducing the amount of processing in a network computing system which includes a network system device of a receiving node for receiving electronic messages comprising data. The electronic messages are transmitted from a sending node. The network system device determines when more data of a specific electronic message is being transmitted. A memory device stores the electronic message data and communicating with the network system device. A memory subsystem communicates with the memory device. The memory subsystem stores a portion of the electronic message when more data of the specific message will be received, and the buffer combines the portion with later received data and moves the data to the memory device for accessible storage.

摘要翻译： 一种用于减少网络计算系统中的处理量的计算装置，其包括用于接收包括数据的电子消息的接收节点的网络系统设备。 从发送节点发送电子消息。 网络系统设备确定何时正在发送特定电子消息的更多数据。 存储装置存储电子消息数据并与网络系统装置进行通信。 存储器子系统与存储器件通信。 当更多的特定消息的数据将被接收时，存储器子系统存储电子消息的一部分，并且缓冲器将该部分与稍后接收的数据组合，并将数据移动到存储器装置以进行存取。

公开(公告)号：US08458267B2

公开(公告)日：2013-06-04

申请号：US12693972

申请日：2010-01-26

申请人： Dong Chen ,  Philip Heidelberger ,  Valentina Salapura ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

发明人： Dong Chen ,  Philip Heidelberger ,  Valentina Salapura ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

IPC分类号： G06F15/16 ,  G06F12/00

CPC分类号： G06F9/30021 ,  G06F9/3001 ,  G06F9/30018 ,  G06F9/30145 ,  G06F11/3024 ,  G06F11/3409 ,  G06F11/348 ,  G06F15/17362 ,  G06F15/17381 ,  G06F15/17393 ,  G06F2201/88 ,  H04L67/10

摘要： A method and apparatus for distributed parallel messaging in a parallel computing system. The apparatus includes, at each node of a multiprocessor network, multiple injection messaging engine units and reception messaging engine units, each implementing a DMA engine and each supporting both multiple packet injection into and multiple reception from a network, in parallel. The reception side of the messaging unit (MU) includes a switch interface enabling writing of data of a packet received from the network to the memory system. The transmission side of the messaging unit, includes switch interface for reading from the memory system when injecting packets into the network.

摘要翻译： 一种并行计算系统中分布式并行消息传递的方法和装置。 该装置在多处理器网络的每个节点处包括多个注入消息传递引擎单元和接收消息传递引擎单元，每个实现一个DMA引擎，并且每个支持同时支持来自网络的多个分组注入和多个接收。 消息接收单元（MU）的接收侧包括能够将从网络接收到的分组的数据写入存储器系统的切换接口。 消息传送单元的发送侧包括用于在将分组注入网络时从存储器系统读取的切换接口。

公开(公告)号：US08359367B2

公开(公告)日：2013-01-22

申请号：US12731796

申请日：2010-03-25

申请人： Dong Chen ,  Philip Heidelberger

发明人： Dong Chen ,  Philip Heidelberger

IPC分类号： G06F15/167 ,  G06F11/00 ,  G06F7/38

CPC分类号： G06F15/167 ,  G06F11/141

摘要： A system, method and computer program product for supporting system initiated checkpoints in parallel computing systems. The system and method generates selective control signals to perform checkpointing of system related data in presence of messaging activity associated with a user application running at the node. The checkpointing is initiated by the system such that checkpoint data of a plurality of network nodes may be obtained even in the presence of user applications running on highly parallel computers that include ongoing user messaging activity.

摘要翻译： 一种用于在并行计算系统中支持系统启动的检查点的系统，方法和计算机程序产品。 系统和方法产生选择性控制信号，以在存在与在节点处运行的用户应用相关联的消息传送活动的情况下执行系统相关数据的检查点。 检查点由系统启动，使得即使在存在包括正在进行的用户消息活动的高度并行计算机上的用户应用的情况下，也可以获得多个网络节点的检查点数据。