利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

154 条记录 (耗时 0.032 秒)

    Memory cell bit valve loss detection and restoration
    42.
    发明申请
    Memory cell bit valve loss detection and restoration 有权
    存储单元位阀失效检测和恢复

    公开(公告)号：US20080162986A1

    公开(公告)日：2008-07-03

    申请号：US11648490

    申请日：2006-12-28

    申请人： Nam Sung Kim ,  Muhammad Khellah ,  Yibin Ye ,  Dinesh Somasekhar ,  Vivek De

    发明人： Nam Sung Kim ,  Muhammad Khellah ,  Yibin Ye ,  Dinesh Somasekhar ,  Vivek De

    IPC分类号： G06F11/00

    CPC分类号： G11C11/419 ,  G11C11/41 ,  G11C29/38 ,  G11C29/50 ,  G11C2029/0409

    摘要： For one disclosed embodiment, an apparatus may comprise a memory cell to store a bit value, wherein the memory cell may lose the bit value in response to a memory access operation. The apparatus may also comprise first circuitry to detect whether the memory cell loses the bit value in response to the memory access operation and second circuitry to restore the bit value in the memory cell in response to detection that the memory cell loses the bit value. Other embodiments are also disclosed.

    摘要翻译： 对于一个所公开的实施例，装置可以包括存储单元以存储位值，其中存储单元可以响应于存储器访问操作而丢失位值。 该装置还可以包括第一电路，用于响应于存储器单元丢失比特值的检测，检测存储器单元是否响应于存储器访问操作而丢失比特值以及第二电路来恢复存储器单元中的比特值。 还公开了其他实施例。

    Memory circuit
    46.
    发明申请
    Memory circuit 审中-公开
    存储电路

    公开(公告)号：US20070002607A1

    公开(公告)日：2007-01-04

    申请号：US11172078

    申请日：2005-06-29

    申请人： Muhammad Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Vivek De

    发明人： Muhammad Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Vivek De

    IPC分类号： G11C11/00

    CPC分类号： G11C11/419

    摘要： In some embodiments, a memory array is provided comprising columns of SRAM bit cells, the columns each comprising a bit line and a sense amplifier coupled to the bit line, the sense amplifier to maintain a state in a selected cell of its bit line during a read operation. Other embodiments are disclosed herein.

    摘要翻译： 在一些实施例中，提供了包括SRAM位单元列的存储器阵列，每个列包括位线和耦合到位线的读出放大器，读出放大器在一段时间内维持其位线的选定单元格中的状态 读操作。 本文公开了其它实施例。

    Capacitor, method of increasing a capacitance area of same, and system containing same
    48.
    发明授权
    Capacitor, method of increasing a capacitance area of same, and system containing same 有权
    电容器，增加电容面积相同的方法，以及包含其的系统

    公开(公告)号：US08138042B2

    公开(公告)日：2012-03-20

    申请号：US12967238

    申请日：2010-12-14

    申请人： Brian S. Doyle ,  Robert S. Chau ,  Suman Datta ,  Vivek De ,  Ali Keshavarzi ,  Dinesh Somasekhar

    发明人： Brian S. Doyle ,  Robert S. Chau ,  Suman Datta ,  Vivek De ,  Ali Keshavarzi ,  Dinesh Somasekhar

    IPC分类号： H01L27/108

    CPC分类号： H01L28/91 ,  H01L27/10852 ,  H01L29/785

    摘要： A capacitor includes a substrate (110, 210), a first electrically insulating layer (120, 220) over the substrate, and a fin (130, 231) including a semiconducting material (135) over the first electrically insulating layer. A first electrically conducting layer (140, 810) is located over the first electrically insulating layer and adjacent to the fin. A second electrically insulating layer (150, 910) is located adjacent to the first electrically conducting layer, and a second electrically conducting layer (160, 1010) is located adjacent to the second electrically insulating layer. The first and second electrically conducting layers together with the second electrically insulating layer form a metal-insulator-metal stack that greatly increases the capacitance area of the capacitor. In one embodiment the capacitor is formed using what may be referred to as a removable metal gate (RMG) approach.

    摘要翻译： 电容器包括衬底（110,210），在衬底上方的第一电绝缘层（120,220）以及在第一电绝缘层上包括半导体材料（135）的翅片（130,231）。 第一导电层（140,810）位于第一电绝缘层上并且邻近鳍片。 第二电绝缘层（150,910）位于第一导电层附近，并且第二导电层（160,1010）位于第二电绝缘层附近。 第一和第二导电层与第二电绝缘层一起形成金属 - 绝缘体 - 金属叠层，其大大增加了电容器的电容面积。 在一个实施例中，使用可被称为可拆卸金属门（RMG）方法形成电容器。

    CAPACITOR, METHOD OF INCREASING A CAPACITANCE AREA OF SAME, AND SYSTEM CONTAINING SAME
    49.
    发明申请
    CAPACITOR, METHOD OF INCREASING A CAPACITANCE AREA OF SAME, AND SYSTEM CONTAINING SAME 有权
    电容器，增加其电容区域的方法和包含该电容器的系统

    公开(公告)号：US20110079837A1

    公开(公告)日：2011-04-07

    申请号：US12967238

    申请日：2010-12-14

    申请人： Brian S. Doyle ,  Robert S. Chau ,  Suman Datta ,  Vivek De ,  Ali Keshavarzi ,  Dinesh Somasekhar

    发明人： Brian S. Doyle ,  Robert S. Chau ,  Suman Datta ,  Vivek De ,  Ali Keshavarzi ,  Dinesh Somasekhar

    IPC分类号： H01L27/108 ,  H01L21/8242

    CPC分类号： H01L28/91 ,  H01L27/10852 ,  H01L29/785

    摘要： A capacitor includes a substrate (110, 210), a first electrically insulating layer (120, 220) over the substrate, and a fin (130, 231) including a semiconducting material (135) over the first electrically insulating layer. A first electrically conducting layer (140, 810) is located over the first electrically insulating layer and adjacent to the fin. A second electrically insulating layer (150, 910) is located adjacent to the first electrically conducting layer, and a second electrically conducting layer (160, 1010) is located adjacent to the second electrically insulating layer. The first and second electrically conducting layers together with the second electrically insulating layer form a metal-insulator-metal stack that greatly increases the capacitance area of the capacitor. In one embodiment the capacitor is formed using what may be referred to as a removable metal gate (RMG) approach.

    摘要翻译： 电容器包括衬底（110,210），在衬底上方的第一电绝缘层（120,220）以及在第一电绝缘层上包括半导体材料（135）的翅片（130,231）。 第一导电层（140,810）位于第一电绝缘层上并且邻近鳍片。 第二电绝缘层（150,910）位于第一导电层附近，并且第二导电层（160,1010）位于第二电绝缘层附近。 第一和第二导电层与第二电绝缘层一起形成金属 - 绝缘体 - 金属叠层，其大大增加了电容器的电容面积。 在一个实施例中，使用可被称为可拆卸金属门（RMG）方法形成电容器。