公开(公告)号：USD542284S1

公开(公告)日：2007-05-08

申请号：US29256666

申请日：2006-03-23

申请人： Dae-Joung Kim

设计人： Dae-Joung Kim

公开(公告)号：US20070063317A1

公开(公告)日：2007-03-22

申请号：US11472376

申请日：2006-06-22

申请人： Dae-Joung Kim ,  Dae-Youp Lee ,  Ji-Yong You ,  Chun-Suk Suh ,  Do-Yul Yoo

发明人： Dae-Joung Kim ,  Dae-Youp Lee ,  Ji-Yong You ,  Chun-Suk Suh ,  Do-Yul Yoo

IPC分类号： H01L29/06 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/336 ,  H01L21/00

CPC分类号： H01L23/544 ,  G03F7/70633 ,  H01L29/665 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： An overlay key formed in a scribe lane and used to align a circuit pattern may include a lower overlay mark formed on a metal silicide layer directly in contact with a silicon substrate. A method of forming an overlay key in a scribe lane may include providing a silicon substrate, forming a metal silicide layer to be in direct contact with the silicon substrate, and forming a lower overlay mark on the metal silicide layer.

摘要翻译： 形成在划线中并用于对齐电路图案的覆盖键可以包括形成在直接与硅衬底接触的金属硅化物层上的下覆盖标记。 在划线中形成覆盖键的方法可以包括提供硅衬底，形成与硅衬底直接接触的金属硅化物层，以及在金属硅化物层上形成较低的重叠标记。

公开(公告)号：US20070029628A1

公开(公告)日：2007-02-08

申请号：US11497362

申请日：2006-08-02

申请人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

发明人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

IPC分类号： H01L29/94

CPC分类号： H01L21/823443 ,  H01L21/823418 ,  H01L29/66507 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

摘要： A semiconductor device includes a gate structure formed on a substrate. The gate structure includes an uppermost first metal silicide layer pattern having a first thickness. Spacers are formed on sidewalls of the gate structure. One or more impurity regions are formed in the substrate adjacent to at least one sidewall of the gate structure. A second metal silicide layer pattern, having a second thickness thinner than the first thickness, is formed on the one or more impurity regions.

摘要翻译： 半导体器件包括形成在衬底上的栅极结构。 栅极结构包括具有第一厚度的最上面的第一金属硅化物层图案。 隔板形成在栅极结构的侧壁上。 在与栅极结构的至少一个侧壁相邻的衬底中形成一个或多个杂质区。 在一个或多个杂质区上形成具有比第一厚度薄的第二厚度的第二金属硅化物层图案。

公开(公告)号：US20060148275A1

公开(公告)日：2006-07-06

申请号：US11325208

申请日：2006-01-03

申请人： Young-Koog Han ,  Dae-Joung Kim ,  Eun-Sung Kim ,  Jae-Hoon Kim

发明人： Young-Koog Han ,  Dae-Joung Kim ,  Eun-Sung Kim ,  Jae-Hoon Kim

IPC分类号： H01L21/00

CPC分类号： H01L23/544 ,  G03F9/708 ,  G03F9/7084 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： Embodiments of the present invention provide, among other things, a method of forming an alignment mark having a stepped structure without an additional process. The alignment mark may be used to prevent formation of a defect source in a semiconductor device.

摘要翻译： 除其他之外，本发明的实施例提供了一种形成具有阶梯结构的对准标记的方法，而没有额外的工艺。 对准标记可以用于防止在半导体器件中形成缺陷源。

公开(公告)号：USD723448S1

公开(公告)日：2015-03-03

申请号：US29450633

申请日：2013-03-20

申请人： Sang-Sung Woo ,  Sang-Min Hyun ,  Dae-Joung Kim

设计人： Sang-Sung Woo ,  Sang-Min Hyun ,  Dae-Joung Kim

公开(公告)号：USD691607S1

公开(公告)日：2013-10-15

申请号：US29390398

申请日：2011-04-25

申请人： Dae-Joung Kim ,  Woo-Seok Lee ,  Sang-Il Park ,  Soo-Jung Ham

设计人： Dae-Joung Kim ,  Woo-Seok Lee ,  Sang-Il Park ,  Soo-Jung Ham

公开(公告)号：USD679688S1

公开(公告)日：2013-04-09

申请号：US29393689

申请日：2011-06-08

申请人： Dae-Joung Kim ,  Eun-Vit Chung ,  Hae-Jin Kim ,  Soo-Jung Ham

设计人： Dae-Joung Kim ,  Eun-Vit Chung ,  Hae-Jin Kim ,  Soo-Jung Ham

公开(公告)号：USD668652S1

公开(公告)日：2012-10-09

申请号：US29392802

申请日：2011-05-26

申请人： Dae-Joung Kim ,  Eun-Vit Chung ,  Hae-Jin Kim ,  Soo-Jung Ham

设计人： Dae-Joung Kim ,  Eun-Vit Chung ,  Hae-Jin Kim ,  Soo-Jung Ham

公开(公告)号：US20090117744A1

公开(公告)日：2009-05-07

申请号：US12289637

申请日：2008-10-31

申请人： Yong-Woo Lee ,  Young-Mi Lee ,  Min-Chul Chae ,  Dae-Joung Kim ,  Jae-Seung Hwang

发明人： Yong-Woo Lee ,  Young-Mi Lee ,  Min-Chul Chae ,  Dae-Joung Kim ,  Jae-Seung Hwang

IPC分类号： H01L21/311

CPC分类号： H01L21/3146 ,  H01L21/265 ,  H01L21/3143 ,  H01L21/31608 ,  H01L21/3185

摘要： A method of forming an ion implantation mask includes forming a field area on a semiconductor substrate, forming an amorphous carbon layer on the semiconductor substrate, forming a hard mask layer on the amorphous carbon layer, forming an etching mask pattern on the hard mask layer, and etching the hard mask layer and the amorphous carbon layer to expose the field area through the etching mask pattern, wherein etching the hard mask layer and the amorphous carbon layer forms a hard mask layer pattern and an amorphous carbon layer pattern.

摘要翻译： 形成离子注入掩模的方法包括在半导体衬底上形成场区，在半导体衬底上形成非晶碳层，在非晶碳层上形成硬掩模层，在硬掩模层上形成蚀刻掩模图案， 蚀刻硬掩模层和非晶碳层，通过蚀刻掩模图案露出场区，蚀刻硬掩模层和无定形碳层形成硬掩模层图案和无定形碳层图案。

公开(公告)号：US07479434B2

公开(公告)日：2009-01-20

申请号：US11497362

申请日：2006-08-02

申请人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

发明人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/823443 ,  H01L21/823418 ,  H01L29/66507 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

摘要： A semiconductor device includes a gate structure formed on a substrate. The gate structure includes an uppermost first metal silicide layer pattern having a first thickness. Spacers are formed on sidewalls of the gate structure. One or more impurity regions are formed in the substrate adjacent to at least one sidewall of the gate structure. A second metal silicide layer pattern, having a second thickness thinner than the first thickness, is formed on the one or more impurity regions.

摘要翻译： 半导体器件包括形成在衬底上的栅极结构。 栅极结构包括具有第一厚度的最上面的第一金属硅化物层图案。 隔板形成在栅极结构的侧壁上。 在与栅极结构的至少一个侧壁相邻的衬底中形成一个或多个杂质区。 在一个或多个杂质区上形成具有比第一厚度薄的第二厚度的第二金属硅化物层图案。