利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

44 条记录 (耗时 0.013 秒)

    Synchronous semiconductor memory having a burst transfer mode with a plurality of subarrays accessible in parallel via an input buffer
    41.
    发明授权
    Synchronous semiconductor memory having a burst transfer mode with a plurality of subarrays accessible in parallel via an input buffer 失效
    具有通过输入缓冲器并行访问的多个子阵列的突发传输模式的同步半导体存储器

    公开(公告)号：US5805504A

    公开(公告)日：1998-09-08

    申请号：US758367

    申请日：1996-11-29

    申请人： Mamoru Fujita

    发明人： Mamoru Fujita

    IPC分类号： G11C11/407 ,  G11C7/10 ,  G11C11/401 ,  G11C11/409 ,  G11C7/00 ,  G11C8/00

    CPC分类号： G11C7/1018 ,  G11C7/1072

    摘要： A synchronous semiconductor memory with a burst transfer mode is comprised of a plurality of memory cell subarrays. A plurality of internal data buses operates with an input buffer circuit to transfer data in parallel to the subarrays. The input buffer includes a shift register composed of a first and second cascade connected registers. A register output selector distributes the data signals in parallel to the plurality of internal buses.

    摘要翻译： 具有突发传输模式的同步半导体存储器由多个存储单元子阵列组成。 多个内部数据总线与输入缓冲器电路一起工作，以将数据并行传送到子阵列。 输入缓冲器包括由第一和第二级联连接的寄存器组成的移位寄存器。 寄存器输出选择器将数据信号并行地分配到多个内部总线。

    Method and apparatus for forming seal portion of tubular body of synthetic resin
    42.
    发明授权
    Method and apparatus for forming seal portion of tubular body of synthetic resin 失效
    用于形成合成树脂管状体的密封部分的方法和装置

    公开(公告)号：US5672308A

    公开(公告)日：1997-09-30

    申请号：US553624

    申请日：1996-01-03

    申请人： Mamoru Fujita

    发明人： Mamoru Fujita

    IPC分类号： B29C57/10 ,  B29C65/14 ,  B65B7/14 ,  B29D23/20 ,  B29C65/00

    CPC分类号： B65B7/14 ,  B29C65/1445 ,  B29C65/1448 ,  B29C65/8215 ,  B29C66/1122 ,  B29C66/3262 ,  B29C66/43123 ,  B29C66/73921 ,  B29C66/83221 ,  B29C66/137 ,  B29C66/71 ,  B29K2995/0067 ,  B29L2023/20 ,  Y10S264/41

    摘要： An apparatus and method for forming a seal portion of a tubular body of synthetic resin is provided in which the seal portion has increased density and reduced foaming. The apparatus includes a pair of clamps that clamp an end portion of a tubular body of resin flat. A heater heats and fuses a projecting end portion projecting from the clamps. A bending member bends side projecting portions of the body formed during heating so that they are inwardly projecting. A press member presses the projecting end portion to form a seal portion.

    摘要翻译： PCT No.PCT / JP95 / 00650 Sec。 371日期1996年1月3日 102（e）日期1996年1月3日PCT提交1995年4月4日PCT公布。 公开号WO95 / 27656 日本1995年10月19日提供了一种用于形成合成树脂管状体的密封部分的装置和方法，其中密封部分具有增加的密度和减少的起泡。 该装置包括夹持树脂扁平管状体的端部的一对夹具。 加热器加热并熔化从夹具突出的突出端部。 弯曲构件弯曲在加热期间形成的主体的侧突出部分，使得它们向内突出。 按压部件按压突出端部以形成密封部。

    Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
    43.
    发明授权
    Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed 失效
    当访问关联的存储器单元子阵列时，具有有选择地激活的读出放大器阵列的动态随机存取存储器件

    公开(公告)号：US5406526A

    公开(公告)日：1995-04-11

    申请号：US129363

    申请日：1993-09-30

    申请人： Tadahiko Sugibayashi ,  Mamoru Fujita ,  Isao Naritake

    发明人： Tadahiko Sugibayashi ,  Mamoru Fujita ,  Isao Naritake

    IPC分类号： G11C11/408 ,  G11C11/4091 ,  G11C8/00

    CPC分类号： G11C11/408 ,  G11C11/4091

    摘要： A dynamic random access memory device selects a row of memory cells from a plurality of memory cell sub-arrays with main word lines and sub-word lines for a data access, and data bits read out from the row of memory cells are amplified by a sense amplifier circuit array, wherein a row block address decoder and a column block address decoder supply a first enable signal and a second enable signal to a row of memory cell sub-arrays and a column of memory cell sub-arrays so that only one of the sense amplifier circuit arrays is powered for the amplification, thereby decreasing peak current consumed by the sense amplifier circuit arrays.

    摘要翻译： 动态随机存取存储器装置从具有用于数据存取的主字线和子字线的多个存储单元子阵列中选择一行存储单元，从存储单元行读出的数据位由 读出放大器电路阵列，其中行块地址解码器和列块地址解码器向一行存储器单元子阵列和一列存储器单元子阵列提供第一使能信号和第二使能信号，使得仅一个 感测放大器电路阵列被供电用于放大，从而减少由读出放大器电路阵列消耗的峰值电流。