利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

100 条记录 (耗时 0.026 秒)

    Selective searching in shared cache
    41.
    发明申请
    Selective searching in shared cache 失效
    在共享缓存中进行选择性搜索

    公开(公告)号：US20110113198A1

    公开(公告)日：2011-05-12

    申请号：US12590651

    申请日：2009-11-12

    申请人： Liqun Cheng ,  Zhen Fang ,  Jeffrey Wilder ,  Sadagopan Srinivasan ,  Ravishankar Iyer ,  Donald Newell

    发明人： Liqun Cheng ,  Zhen Fang ,  Jeffrey Wilder ,  Sadagopan Srinivasan ,  Ravishankar Iyer ,  Donald Newell

    IPC分类号： G06F12/08 ,  G06F12/00

    CPC分类号： G06F12/0895 ,  Y02D10/13

    摘要： The present invention discloses a method comprising: sending request for data to a memory controller; arranging the request for data by order of importance or priority; identifying a source of the request for data; if the source is an input/output device, masking off P ways in a cache; and allocating ways in filling the cache. The method further includes extending cache allocation logic to control a tag comparison operation by using a bit to provide a hint from IO devices that certain ways will not have requested data.

    摘要翻译： 本发明公开了一种方法，包括：向存储器控制器发送数据请求; 按重要性或优先次序安排数据请求; 识别数据请求的来源; 如果源是输入/输出设备，则屏蔽高速缓存中的P路; 并分配填充缓存的方法。 该方法还包括扩展高速缓存分配逻辑以通过使用位来提供来自IO设备的某些方式将不会请求数据的提示来控制标签比较操作。

    Scheduling workloads based on cache asymmetry
    43.
    发明授权
    Scheduling workloads based on cache asymmetry 有权
    基于缓存不对称调度工作负载

    公开(公告)号：US08898390B2

    公开(公告)日：2014-11-25

    申请号：US13042547

    申请日：2011-03-08

    申请人： Xiaowei Jiang ,  Li Zhao ,  Ravishankar Iyer

    发明人： Xiaowei Jiang ,  Li Zhao ,  Ravishankar Iyer

    IPC分类号： G06F13/18 ,  G06F12/08 ,  G06F9/48 ,  G06F9/46

    CPC分类号： G06F12/0842 ,  G06F9/46 ,  G06F9/4881 ,  G06F2209/483

    摘要： In one embodiment, a processor includes a first cache and a second cache, a first core associated with the first cache and a second core associated with the second cache. The caches are of asymmetric sizes, and a scheduler can intelligently schedule threads to the cores based at least in part on awareness of this asymmetry and resulting cache performance information obtained during a training phase of at least one of the threads.

    摘要翻译： 在一个实施例中，处理器包括第一高速缓存和第二高速缓存，与第一高速缓存相关联的第一核和与第二高速缓存相关联的第二核。 高速缓存具有非对称尺寸，并且调度器可以至少部分地基于对至少一个线程的训练阶段期间获得的不对称性和结果高速缓存性能信息的认识来智能地将线程调度到核心。

    CONFIGURABLE SNOOP FILTER ARCHITECTURE
    44.
    发明申请
    CONFIGURABLE SNOOP FILTER ARCHITECTURE 审中-公开
    可配置SNOOP过滤器架构

    公开(公告)号：US20140095806A1

    公开(公告)日：2014-04-03

    申请号：US13631935

    申请日：2012-09-29

    申请人： Carlos A. Flores Fajardo ,  German Fabila Garcia ,  Li Zhao ,  Ravishankar Iyer

    发明人： Carlos A. Flores Fajardo ,  German Fabila Garcia ,  Li Zhao ,  Ravishankar Iyer

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0831 ,  G06F2212/601 ,  Y02D10/13

    摘要： Configurable snoop filters. A memory system is coupled with one or more processing cores. A coherent system fabric couples the memory system with the one or more processing cores. The coherent system fabric comprising at least a configurable snoop filter that is configured based on workload. The configurable snoop filter having a configurable snoop filter directory and a bloom filter. The configurable snoop filter and the bloom filter include runtime configuration parameters that are used to selectively limit snoop traffic.

    摘要翻译： 可配置的窥探过滤器 存储器系统与一个或多个处理核心耦合。 一致的系统结构将存储器系统与一个或多个处理核心耦合。 所述相干系统结构至少包括基于工作负载配置的可配置窥探过滤器。 可配置的窥探过滤器具有可配置的窥探过滤器目录和绽放过滤器。 可配置的窥探过滤器和布隆过滤器包括用于选择性地限制窥探流量的运行时配置参数。

    CIRCUITRY TO SELECT, AT LEAST IN PART, AT LEAST ONE MEMORY
    45.
    发明申请
    CIRCUITRY TO SELECT, AT LEAST IN PART, AT LEAST ONE MEMORY 审中-公开
    电路选择，至少一部分，至少一个记忆

    公开(公告)号：US20120191896A1

    公开(公告)日：2012-07-26

    申请号：US13013104

    申请日：2011-01-25

    申请人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Srihari Makineni ,  Guangdeng Liao

    发明人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Srihari Makineni ,  Guangdeng Liao

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0813 ,  Y02D10/13

    摘要： An embodiment may include circuitry to select, at least in part, from a plurality of memories, at least one memory to store data. The memories may be associated with respective processor cores. The circuitry may select, at least in part, the at least one memory based at least in part upon whether the data is included in at least one page that spans multiple memory lines that is to be processed by at least one of the processor cores. If the data is included in the at least one page, the circuitry may select, at least in part, the at least one memory, such that the at least one memory is proximate to the at least one of the processor cores. Many alternatives, variations, and modifications are possible.

    摘要翻译： 一个实施例可以包括至少部分地从多个存储器中选择至少一个存储器来存储数据的电路。 存储器可以与相应的处理器核心相关联。 该电路至少部分地至少部分地选择至少一个存储器，该至少一个存储器至少部分地基于是否将数据包括在跨越由至少一个处理器核处理的多个存储器线的至少一个页面中。 如果数据被包括在至少一个页面中，则电路可以至少部分地选择至少一个存储器，使得至少一个存储器靠近处理器核心中的至少一个。 许多替代方案，变化和修改是可能的。

    Monitoring cache usage in a distributed shared cache
    46.
    发明授权
    Monitoring cache usage in a distributed shared cache 有权
    监控分布式共享缓存中的缓存使用情况

    公开(公告)号：US08392657B2

    公开(公告)日：2013-03-05

    申请号：US12587670

    申请日：2009-10-09

    申请人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

    发明人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

    IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

    CPC分类号： G06F12/0864

    摘要： An apparatus, method, and system are disclosed. In one embodiment the apparatus includes a cache memory, which a number of sets. Each of the sets in the cache memory have several cache lines. The apparatus also includes at least one process resource table. The process resource table maintains a cache line occupancy count of a number of cache lines. Specifically, the cache line occupancy count for each cache line describes the number of cache lines in the cache storing information utilized by a process running on a computer system. Additionally, the process resource table stores the occupancy count of less cache lines than the total number of cache lines in the cache memory.

    摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，该装置包括多个组的高速缓冲存储器。 高速缓冲存储器中的每个集合具有多个高速缓存行。 该装置还包括至少一个进程资源表。 进程资源表维护多个高速缓存行的高速缓存行占用数。 具体地说，每个高速缓存行的高速缓存线占用率表示高速缓存存储由计算机系统上运行的进程使用的信息的高速缓存行数。 此外，处理资源表存储比高速缓冲存储器中的高速缓存行总数少的高速缓存行的占用数。

    Monitoring cache usage in a distributed shared cache
    49.
    发明申请
    Monitoring cache usage in a distributed shared cache 有权
    监控分布式共享缓存中的缓存使用情况

    公开(公告)号：US20110087843A1

    公开(公告)日：2011-04-14

    申请号：US12587670

    申请日：2009-10-09

    申请人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

    发明人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

    IPC分类号： G06F12/08 ,  G06F12/00

    CPC分类号： G06F12/0864

    摘要： An apparatus, method, and system are disclosed. In one embodiment the apparatus includes a cache memory, which a number of sets. Each of the sets in the cache memory have several cache lines. The apparatus also includes at least one process resource table. The process resource table maintains a cache line occupancy count of a number of cache lines. Specifically, the cache line occupancy count for each cache line describes the number of cache lines in the cache storing information utilized by a process running on a computer system. Additionally, the process resource table stores the occupancy count of less cache lines than the total number of cache lines in the cache memory.

    摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，该装置包括多个组的高速缓冲存储器。 高速缓冲存储器中的每个集合具有多个高速缓存行。 该装置还包括至少一个进程资源表。 进程资源表维护多个高速缓存行的高速缓存行占用数。 具体地说，每个高速缓存行的高速缓存线占用率表示高速缓存存储由计算机系统上运行的进程使用的信息的高速缓存行数。 此外，处理资源表存储比高速缓冲存储器中的高速缓存行总数少的高速缓存行的占用数。