公开(公告)号：US09268611B2

公开(公告)日：2016-02-23

申请号：US12890653

申请日：2010-09-25

申请人： Ravishankar Iyer ,  Sadagopan Srinivasan ,  Li Zhao ,  Rameshkumar G. Illikkal

发明人： Ravishankar Iyer ,  Sadagopan Srinivasan ,  Li Zhao ,  Rameshkumar G. Illikkal

IPC分类号： G06F9/50 ,  G06F11/34 ,  G06F12/08

CPC分类号： G06F9/4881 ,  G06F9/5027 ,  G06F11/3409 ,  G06F11/3433 ,  G06F12/084 ,  G06F2201/88 ,  G06N5/02 ,  Y02D10/13 ,  Y02D10/22 ,  Y02D10/34

摘要： Methods and apparatus to schedule applications in heterogeneous multiprocessor computing platforms are described. In one embodiment, information regarding performance (e.g., execution performance and/or power consumption performance) of a plurality of processor cores of a processor is stored (and tracked) in counters and/or tables. Logic in the processor determines which processor core should execute an application based on the stored information. Other embodiments are also claimed and disclosed.

摘要翻译： 描述了在异构多处理器计算平台中调度应用程序的方法和装置。 在一个实施例中，处理器的多个处理器核的性能（例如，执行性能和/或功耗性能）的信息被存储（并被跟踪）在计数器和/或表中。 处理器中的逻辑根据存储的信息确定哪个处理器内核应该执行应用程序。 还要求和公开其它实施例。

公开(公告)号：US20120079235A1

公开(公告)日：2012-03-29

申请号：US12890653

申请日：2010-09-25

申请人： Ravishankar Iyer ,  Sadagopan Srinivasan ,  Li Zhao ,  Rameshkumar G. Illikkal

发明人： Ravishankar Iyer ,  Sadagopan Srinivasan ,  Li Zhao ,  Rameshkumar G. Illikkal

IPC分类号： G06F9/305 ,  G06F9/46

CPC分类号： G06F9/4881 ,  G06F9/5027 ,  G06F11/3409 ,  G06F11/3433 ,  G06F12/084 ,  G06F2201/88 ,  G06N5/02 ,  Y02D10/13 ,  Y02D10/22 ,  Y02D10/34

摘要： Methods and apparatus to schedule applications in heterogeneous multiprocessor computing platforms are described. In one embodiment, information regarding performance (e.g., execution performance and/or power consumption performance) of a plurality of processor cores of a processor is stored (and tracked) in counters and/or tables. Logic in the processor determines which processor core should execute an application based on the stored information. Other embodiments are also claimed and disclosed.

摘要翻译： 描述了在异构多处理器计算平台中调度应用程序的方法和装置。 在一个实施例中，处理器的多个处理器核的性能（例如，执行性能和/或功耗性能）的信息被存储（并被跟踪）在计数器和/或表中。 处理器中的逻辑根据存储的信息确定哪个处理器内核应该执行应用程序。 还要求和公开其它实施例。

公开(公告)号：US08392657B2

公开(公告)日：2013-03-05

申请号：US12587670

申请日：2009-10-09

申请人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

发明人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0864

摘要： An apparatus, method, and system are disclosed. In one embodiment the apparatus includes a cache memory, which a number of sets. Each of the sets in the cache memory have several cache lines. The apparatus also includes at least one process resource table. The process resource table maintains a cache line occupancy count of a number of cache lines. Specifically, the cache line occupancy count for each cache line describes the number of cache lines in the cache storing information utilized by a process running on a computer system. Additionally, the process resource table stores the occupancy count of less cache lines than the total number of cache lines in the cache memory.

摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，该装置包括多个组的高速缓冲存储器。 高速缓冲存储器中的每个集合具有多个高速缓存行。 该装置还包括至少一个进程资源表。 进程资源表维护多个高速缓存行的高速缓存行占用数。 具体地说，每个高速缓存行的高速缓存线占用率表示高速缓存存储由计算机系统上运行的进程使用的信息的高速缓存行数。 此外，处理资源表存储比高速缓冲存储器中的高速缓存行总数少的高速缓存行的占用数。

公开(公告)号：US09755997B2

公开(公告)日：2017-09-05

申请号：US13810033

申请日：2012-01-13

申请人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

发明人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

IPC分类号： H04L12/58 ,  G06F13/40 ,  H04L12/933

CPC分类号： H04L51/04 ,  G06F13/4022 ,  G06F2213/0038 ,  H04L49/109 ,  H04L51/30

摘要： Methods and apparatus for efficient peer-to-peer communication support in interconnect fabrics. Network interfaces associated with agents are implemented to facilitate peer-to-peer transactions between agents in a manner that ensures data accesses correspond to the most recent update for each agent. This is implemented, in part, via use of non-posted “dummy writes” that are sent from an agent when the destination between write transactions originating from the agent changes. The dummy writes ensure that data corresponding to previous writes reach their destination prior to subsequent write and read transactions, thus ordering the peer-to-peer transactions without requiring the use of a centralized transaction ordering entity.

公开(公告)号：US20110087843A1

公开(公告)日：2011-04-14

申请号：US12587670

申请日：2009-10-09

申请人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

发明人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0864

摘要： An apparatus, method, and system are disclosed. In one embodiment the apparatus includes a cache memory, which a number of sets. Each of the sets in the cache memory have several cache lines. The apparatus also includes at least one process resource table. The process resource table maintains a cache line occupancy count of a number of cache lines. Specifically, the cache line occupancy count for each cache line describes the number of cache lines in the cache storing information utilized by a process running on a computer system. Additionally, the process resource table stores the occupancy count of less cache lines than the total number of cache lines in the cache memory.

摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，该装置包括多个组的高速缓冲存储器。 高速缓冲存储器中的每个集合具有多个高速缓存行。 该装置还包括至少一个进程资源表。 进程资源表维护多个高速缓存行的高速缓存行占用数。 具体地说，每个高速缓存行的高速缓存线占用率表示高速缓存存储由计算机系统上运行的进程使用的信息的高速缓存行数。 此外，处理资源表存储比高速缓冲存储器中的高速缓存行总数少的高速缓存行的占用数。

公开(公告)号：US20130185370A1

公开(公告)日：2013-07-18

申请号：US13810033

申请日：2012-01-13

申请人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

发明人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

IPC分类号： H04L12/58

CPC分类号： H04L51/04 ,  G06F13/4022 ,  G06F2213/0038 ,  H04L49/109 ,  H04L51/30

摘要： Methods and apparatus for efficient peer-to-peer communication support in interconnect fabrics. Network interfaces associated with agents are implemented to facilitate peer-to-peer transactions between agents in a manner that ensures data accesses correspond to the most recent update for each agent. This is implemented, in part, via use of non-posted “dummy writes” that are sent from an agent when the destination between write transactions originating from the agent changes. The dummy writes ensure that data corresponding to previous writes reach their destination prior to subsequent write and read transactions, thus ordering the peer-to-peer transactions without requiring the use of a centralized transaction ordering entity.

摘要翻译： 互连结构中有效的对等通信支持的方法和设备。 实现与代理相关联的网络接口以便于以确保数据访问对应于每个代理的最新更新的方式促进代理之间的对等事务。 这部分是通过使用从代理发出的写入事务之间的目标之间从代理发送的未发布的“虚拟写入”来实现的。 虚拟写入确保与之前的写入相对应的数据在后续写入和读取事务之前到达其目的地，从而排序对等事务，而不需要使用集中式事务排序实体。

公开(公告)号：US20110113200A1

公开(公告)日：2011-05-12

申请号：US12616066

申请日：2009-11-10

申请人： Jaideep Moses ,  Rameshkumar G. Illikkal ,  Donald K. Newell ,  Ravishankar Iyer ,  Kostantinos Alsopos ,  Li Zhao

发明人： Jaideep Moses ,  Rameshkumar G. Illikkal ,  Donald K. Newell ,  Ravishankar Iyer ,  Kostantinos Alsopos ,  Li Zhao

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F12/02

CPC分类号： G06F12/0888 ,  G06F11/3471 ,  G06F2201/885

摘要： Embodiments of an apparatus for controlling cache occupancy rates are presented. In one embodiment, an apparatus comprises a controller and monitor logic. The monitor logic determines a monitored occupancy rate associated with a first program class. The first controller regulates a first allocation probability corresponding to the first program class, based at least on the difference between a requested occupancy rate and the first monitored occupancy rate.

摘要翻译： 呈现用于控制高速缓存占用率的装置的实施例。 在一个实施例中，装置包括控制器和监视器逻辑。 监视器逻辑确定与第一程序类相关联的监视占用率。 第一控制器至少基于所请求的占用率和第一监视占用率之间的差异来调节与第一程序类相对应的第一分配概率。

公开(公告)号：US20110161595A1

公开(公告)日：2011-06-30

申请号：US12647461

申请日：2009-12-26

申请人： Zhen Fang ,  Meenakshisundara R. Chinthamani ,  Li Zhao ,  Milind B. Kamble ,  Ravishankar Iyer ,  Seung Eun Lee ,  Robert S. Chappell ,  Ryan L. Carlson

发明人： Zhen Fang ,  Meenakshisundara R. Chinthamani ,  Li Zhao ,  Milind B. Kamble ,  Ravishankar Iyer ,  Seung Eun Lee ,  Robert S. Chappell ,  Ryan L. Carlson

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F1/32

CPC分类号： G06F12/0864 ,  G06F1/3225 ,  G06F1/3275 ,  G06F12/0895 ,  G06F2212/1028 ,  Y02D10/13 ,  Y02D10/14

摘要： Methods and apparatus to provide for power consumption reduction in memories (such as cache memories) are described. In one embodiment, a virtual tag is used to determine whether to access a cache way. The virtual tag access and comparison may be performed earlier in the read pipeline than the actual tag access or comparison. In another embodiment, a speculative way hit may be used based on pre-ECC partial tag match to wake up a subset of data arrays. Other embodiments are also described.

摘要翻译： 描述了提供存储器（诸如高速缓存存储器）中的功耗降低的方法和装置。 在一个实施例中，使用虚拟标签来确定是否访问缓存方式。 虚拟标签访问和比较可以在读取管道中比实际标签访问或比较更早地进行。 在另一个实施例中，可以基于ECC前部分标签匹配来使用推测方式命中来唤醒数据阵列的子集。 还描述了其它实施例。

公开(公告)号：US20080059707A1

公开(公告)日：2008-03-06

申请号：US11513554

申请日：2006-08-31

申请人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

发明人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

IPC分类号： G06F12/00

CPC分类号： G06F12/0897 ,  G06F12/128

摘要： In one embodiment, the present invention includes a method for incrementing a counter value associated with a cache line if the cache line is inserted into a first level cache, and storing the cache line into a second level cache coupled to the first level cache or a third level cache coupled to the second level cache based on the counter value, after eviction from the first level cache. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在高速缓存行插入到第一级高速缓存中时递增与高速缓存线相关联的计数器值的方法，并且将高速缓存行存储到耦合到第一级高速缓存的第二级高速缓存或 在从第一级高速缓存驱逐之后，基于计数器值耦合到第二级高速缓存的第三级缓存。 描述和要求保护其他实施例。

公开(公告)号：US20080040554A1

公开(公告)日：2008-02-14

申请号：US11503633

申请日：2006-08-14

申请人： Li Zhao ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Srihari Makineni ,  Donald Newell

发明人： Li Zhao ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Srihari Makineni ,  Donald Newell

IPC分类号： G06F13/00

CPC分类号： G06F12/126

摘要： In one embodiment, the present invention includes a method for associating a first priority indicator with first data stored in a first entry of a cache memory to indicate a priority level of the first data, and updating a count value associated with the first priority indicator. The count value may then be used in determining an appropriate cache line for eviction. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于将第一优先级指示符与存储在高速缓冲存储器的第一条目中的第一数据相关联以指示第一数据的优先级，以及更新与第一优先级指示符相关联的计数值的方法。 然后可以将计数值用于确定用于驱逐的适当的高速缓存行。 描述和要求保护其他实施例。