利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

100 条记录 (耗时 0.035 秒)

    Selective storage of data in levels of a cache memory
    41.
    发明申请
    Selective storage of data in levels of a cache memory 失效
    在高速缓冲存储器的级别中选择性地存储数据

    公开(公告)号：US20080059707A1

    公开(公告)日：2008-03-06

    申请号：US11513554

    申请日：2006-08-31

    申请人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    发明人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0897 ,  G06F12/128

    摘要： In one embodiment, the present invention includes a method for incrementing a counter value associated with a cache line if the cache line is inserted into a first level cache, and storing the cache line into a second level cache coupled to the first level cache or a third level cache coupled to the second level cache based on the counter value, after eviction from the first level cache. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在高速缓存行插入到第一级高速缓存中时递增与高速缓存线相关联的计数器值的方法，并且将高速缓存行存储到耦合到第一级高速缓存的第二级高速缓存或 在从第一级高速缓存驱逐之后，基于计数器值耦合到第二级高速缓存的第三级缓存。 描述和要求保护其他实施例。

    Controlling access to a cache memory using privilege level information
    43.
    发明授权
    Controlling access to a cache memory using privilege level information 有权
    使用特权级别信息控制对高速缓存的访问

    公开(公告)号：US08621149B2

    公开(公告)日：2013-12-31

    申请号：US12645788

    申请日：2009-12-23

    申请人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Tong Li ,  Donald K. Newell

    发明人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Tong Li ,  Donald K. Newell

    IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F9/26 ,  G06F9/34

    CPC分类号： G06F12/0895 ,  G06F12/1491 ,  Y02D10/13

    摘要： In one embodiment, a cache memory includes entries each to store a ring level identifier, which may indicate a privilege level of information stored in the entry. This identifier may be used in performing read accesses to the cache memory. As an example, a logic coupled to the cache memory may filter an access to one or more ways of a selected set of the cache memory based at least in part on a current privilege level of a processor and the ring level identifier of the one or more ways. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，高速缓冲存储器包括各自存储环电平标识符的条目，其可以指示存储在条目中的信息的权限级别。 该标识符可用于执行对高速缓冲存储器的读取访问。 作为示例，耦合到高速缓存存储器的逻辑可以至少部分地基于处理器的当前特权级别和一个或多个高速缓冲存储器的环电平标识符来过滤对所选择的高速缓冲存储器组的一种或多种方式的访问， 更多的方式 描述和要求保护其他实施例。

    EFFICIENT PEER-TO-PEER COMMUNICATION SUPPORT IN SOC FABRICS
    45.
    发明申请
    EFFICIENT PEER-TO-PEER COMMUNICATION SUPPORT IN SOC FABRICS 有权
    SOC框架中的高效对等通信支持

    公开(公告)号：US20130185370A1

    公开(公告)日：2013-07-18

    申请号：US13810033

    申请日：2012-01-13

    申请人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

    发明人： Bin Li ,  Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal

    IPC分类号： H04L12/58

    CPC分类号： H04L51/04 ,  G06F13/4022 ,  G06F2213/0038 ,  H04L49/109 ,  H04L51/30

    摘要： Methods and apparatus for efficient peer-to-peer communication support in interconnect fabrics. Network interfaces associated with agents are implemented to facilitate peer-to-peer transactions between agents in a manner that ensures data accesses correspond to the most recent update for each agent. This is implemented, in part, via use of non-posted “dummy writes” that are sent from an agent when the destination between write transactions originating from the agent changes. The dummy writes ensure that data corresponding to previous writes reach their destination prior to subsequent write and read transactions, thus ordering the peer-to-peer transactions without requiring the use of a centralized transaction ordering entity.

    摘要翻译： 互连结构中有效的对等通信支持的方法和设备。 实现与代理相关联的网络接口以便于以确保数据访问对应于每个代理的最新更新的方式促进代理之间的对等事务。 这部分是通过使用从代理发出的写入事务之间的目标之间从代理发送的未发布的“虚拟写入”来实现的。 虚拟写入确保与之前的写入相对应的数据在后续写入和读取事务之前到达其目的地，从而排序对等事务，而不需要使用集中式事务排序实体。

    Scheduling Workloads Based On Cache Asymmetry
    46.
    发明申请
    Scheduling Workloads Based On Cache Asymmetry 有权
    基于缓存不对称的调度工作负载

    公开(公告)号：US20120233393A1

    公开(公告)日：2012-09-13

    申请号：US13042547

    申请日：2011-03-08

    申请人： Xiaowei Jiang ,  Li Zhao ,  Ravishankar Iyer

    发明人： Xiaowei Jiang ,  Li Zhao ,  Ravishankar Iyer

    IPC分类号： G06F12/06 ,  G06F12/08

    CPC分类号： G06F12/0842 ,  G06F9/46 ,  G06F9/4881 ,  G06F2209/483

    摘要： In one embodiment, a processor includes a first cache and a second cache, a first core associated with the first cache and a second core associated with the second cache. The caches are of asymmetric sizes, and a scheduler can intelligently schedule threads to the cores based at least in part on awareness of this asymmetry and resulting cache performance information obtained during a training phase of at least one of the threads.

    摘要翻译： 在一个实施例中，处理器包括第一高速缓存和第二高速缓存，与第一高速缓存相关联的第一核和与第二高速缓存相关联的第二核。 高速缓存具有非对称尺寸，并且调度器可以至少部分地基于对至少一个线程的训练阶段期间获得的不对称性和结果高速缓存性能信息的认识来智能地将线程调度到核心。

    Controlling Access To A Cache Memory Using Privilege Level Information
    48.
    发明申请
    Controlling Access To A Cache Memory Using Privilege Level Information 有权
    控制使用特权级别信息访问缓存内存

    公开(公告)号：US20110153926A1

    公开(公告)日：2011-06-23

    申请号：US12645788

    申请日：2009-12-23

    申请人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Tong Li ,  Donald K. Newell

    发明人： Zhen Fang ,  Li Zhao ,  Ravishankar Iyer ,  Tong Li ,  Donald K. Newell

    IPC分类号： G06F12/00 ,  G06F12/08

    CPC分类号： G06F12/0895 ,  G06F12/1491 ,  Y02D10/13

    摘要： In one embodiment, a cache memory includes entries each to store a ring level identifier, which may indicate a privilege level of information stored in the entry. This identifier may be used in performing read accesses to the cache memory. As an example, a logic coupled to the cache memory may filter an access to one or more ways of a selected set of the cache memory based at least in part on a current privilege level of a processor and the ring level identifier of the one or more ways. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，高速缓冲存储器包括各自存储环电平标识符的条目，其可以指示存储在条目中的信息的权限级别。 该标识符可用于执行对高速缓冲存储器的读取访问。 作为示例，耦合到高速缓存存储器的逻辑可以至少部分地基于处理器的当前特权级别和一个或多个高速缓冲存储器的环电平标识符来过滤对所选择的高速缓冲存储器组的一种或多种方式的访问， 更多的方式 描述和要求保护其他实施例。

    Selective storage of data in levels of a cache memory
    50.
    发明授权
    Selective storage of data in levels of a cache memory 失效
    在高速缓冲存储器的级别中选择性地存储数据

    公开(公告)号：US07596662B2

    公开(公告)日：2009-09-29

    申请号：US11513554

    申请日：2006-08-31

    申请人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    发明人： Srihari Makineni ,  Jaideep Moses ,  Ravishankar Iyer ,  Ramesh Illikkal ,  Don Newell ,  Li Zhao

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0897 ,  G06F12/128

    摘要： In one embodiment, the present invention includes a method for incrementing a counter value associated with a cache line if the cache line is inserted into a first level cache, and storing the cache line into a second level cache coupled to the first level cache or a third level cache coupled to the second level cache based on the counter value, after eviction from the first level cache. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于在高速缓存行插入到第一级高速缓存中时递增与高速缓存线相关联的计数器值的方法，并且将高速缓存行存储到耦合到第一级高速缓存的第二级高速缓存或 在从第一级高速缓存驱逐之后，基于计数器值耦合到第二级高速缓存的第三级缓存。 描述和要求保护其他实施例。