公开(公告)号：US07671444B2

公开(公告)日：2010-03-02

申请号：US11767580

申请日：2007-06-25

申请人： Ping-Chuan Wang ,  Wai-Kin Li

发明人： Ping-Chuan Wang ,  Wai-Kin Li

IPC分类号： H01L23/525 ,  H01L23/58 ,  H01L29/00

CPC分类号： H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

摘要： The disclosure relates generally to integrated circuit (IC) chip fabrication, and more particularly, to an e-fuse device including an opening, a first via and a second via in an interlayer dielectric, wherein the opening, the first via and the second via are connected to an interconnect below the interlayer dielectric; a dielectric layer that encloses the first via and the second via; and a metal layer over the dielectric layer, wherein the metal layer fills the opening with a metal, and wherein the first via and the second via are substantially empty to allow for electromigration of the interconnect during re-programming of the e-fuse device.

摘要翻译： 本公开总体上涉及集成电路（IC）芯片制造，更具体地，涉及包括开口，层间电介质中的第一通孔和第二通孔的电熔丝装置，其中开口，第一通孔和第二通孔 连接到层间电介质下面的互连; 包围第一通孔和第二通孔的电介质层; 以及在所述介电层上的金属层，其中所述金属层用金属填充所述开口，并且其中所述第一通孔和所述第二通孔基本为空，以允许在所述电熔丝装置的重新编程期间所述互连件的电迁移。

公开(公告)号：US20090294807A1

公开(公告)日：2009-12-03

申请号：US12129494

申请日：2008-05-29

申请人： Jiang Yan ,  Henry Utomo ,  Wai-Kin Li

发明人： Jiang Yan ,  Henry Utomo ,  Wai-Kin Li

IPC分类号： H01L29/08 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L21/823807 ,  H01L21/84 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/7843

摘要： Methods of fabricating transistors, semiconductor devices, and structures thereof are disclosed. In one embodiment, a method of fabricating a transistor includes forming a gate dielectric over a workpiece, and forming a gate over the gate dielectric. Sidewall spacers are formed over the gate dielectric and the gate, the sidewall spacers comprising germanium oxide (GeO or GeO2).

摘要翻译： 公开了制造晶体管，半导体器件及其结构的方法。 在一个实施例中，制造晶体管的方法包括在工件上形成栅极电介质，并在栅极电介质上形成栅极。 侧壁间隔物形成在栅极电介质和栅极之上，侧壁间隔物包括氧化锗（GeO或GeO 2）。

公开(公告)号：US07605081B2

公开(公告)日：2009-10-20

申请号：US11424963

申请日：2006-06-19

申请人： Haining Yang ,  Wai-Kin Li

发明人： Haining Yang ,  Wai-Kin Li

IPC分类号： H01L21/44

CPC分类号： H01L21/31144 ,  G03F7/0002 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

摘要： A method for conducting sub-lithography feature patterning of a device structure is provided. First, a lithographically patterned mask layer that contains one or more mask openings of a diameter d is formed by lithography and etching over an upper surface of the device structure. Next, a layer of a self-assembling block copolymer is applied over the lithographically patterned mask layer and then annealed to form a single unit polymer block of a diameter w inside each of the mask openings, provided that w

摘要翻译： 提供了一种用于进行子光刻特征图案化的器件结构的方法。 首先，通过在器件结构的上表面上的光刻和蚀刻来形成包含直径d的一个或多个掩模开口的光刻图案掩模层。 接下来，将一层自组装嵌段共聚物施加在光刻图案化的掩模层上，然后退火以在每个掩模开口内形成直径为w的单个单元聚合物嵌段，条件是w

公开(公告)号：US20090206442A1

公开(公告)日：2009-08-20

申请号：US12033322

申请日：2008-02-19

申请人： Ramachandra Divakaruni ,  Wai-Kin Li ,  Haining S. Yang

发明人： Ramachandra Divakaruni ,  Wai-Kin Li ,  Haining S. Yang

IPC分类号： H01L21/762 ,  H01L23/58

CPC分类号： H01L21/76232

摘要： A method of forming shallow trench isolation (STI) regions for semiconductor devices, the method including defining STI trench openings within a semiconductor substrate; filling the STI trench openings with an initial trench fill material; defining a pattern of nano-scale openings over the substrate, at locations corresponding to the STI trench openings; transferring the pattern of nano-scale openings into the trench fill material so as to define a plurality of vertically oriented nano-scale openings in the trench fill material; and plugging upper portions of the nano-scale openings with additional trench fill material, thereby defining porous STI regions in the substrate.

摘要翻译： 一种形成用于半导体器件的浅沟槽隔离（STI）区域的方法，所述方法包括在半导体衬底内限定STI沟槽开口; 用初始沟槽填充材料填充STI沟槽开口; 在对应于STI沟槽开口的位置处限定衬底上的纳米尺度开口的图案; 将纳米级开口的图案转移到沟槽填充材料中，以便在沟槽填充材料中限定多个垂直取向的纳米级开口; 并用另外的沟槽填充材料堵塞纳米级开口的上部，从而在衬底中限定多孔STI区域。

公开(公告)号：US07541065B2

公开(公告)日：2009-06-02

申请号：US11820302

申请日：2007-06-18

申请人： Colin J. Brodsky ,  Wai-Kin Li ,  Steven A. Scheer

发明人： Colin J. Brodsky ,  Wai-Kin Li ,  Steven A. Scheer

IPC分类号： B05D7/00

CPC分类号： B32B27/00 ,  Y10T428/24942 ,  Y10T428/2495 ,  Y10T428/265 ,  Y10T428/31504 ,  Y10T428/3154 ,  Y10T428/31544 ,  Y10T428/31855

摘要： A method is provided for forming a film stack in which a first film including a first polymer is formed on a substrate. A second film, which can include a second polymer other than the first polymer, is formed to have an inner surface disposed on the first film. The second film can have a thickness at which a free energy of the second film would be negative if the second film were disposed directly on the substrate. Desirably, the resulting second film is substantially free of dewetting defects.

摘要翻译： 提供了一种用于形成膜叠层的方法，其中在基板上形成包括第一聚合物的第一膜。 可以包括第一聚合物以外的第二聚合物的第二膜形成为具有设置在第一膜上的内表面。 如果第二膜直接设置在基板上，则第二膜可以具有第二膜的自由能为负的厚度。 理想地，所得到的第二膜基本上没有脱湿缺陷。

公开(公告)号：US20090130590A1

公开(公告)日：2009-05-21

申请号：US11942062

申请日：2007-11-19

申请人： Kuang-Jung Chen ,  Wu-Song Huang ,  Wai-Kin Li ,  Pushkara R. Varanasi

发明人： Kuang-Jung Chen ,  Wu-Song Huang ,  Wai-Kin Li ,  Pushkara R. Varanasi

IPC分类号： G03C1/73 ,  G03F7/26

CPC分类号： G03F7/0048 ,  G03F7/0035 ,  G03F7/0397 ,  G03F7/40

摘要： A photoresist composition and methods using the photoresist composition in multiple exposure/multiple layer processes. The photoresist composition includes a polymer comprising repeat units having a hydroxyl moiety; a photoacid generator; and a solvent. The polymer when formed on a substrate is substantially insoluble to the solvent after heating to a temperature of about 150° C. or greater. One method includes forming a first photoresist layer on a substrate, patternwise exposing the first photoresist layer, forming a second non photoresist layer on the substrate and patterned first photoresist layer. Another method includes forming a first photoresist layer on a substrate, patternwise exposing the first photoresist layer, forming a second photoresist layer on the substrate and patterned first photoresist layer and patternwise exposing the second photoresist layer.

摘要翻译： 光致抗蚀剂组合物和在多次曝光/多层工艺中使用光致抗蚀剂组合物的方法。 光致抗蚀剂组合物包括包含具有羟基部分的重复单元的聚合物; 光致酸发生器; 和溶剂。 形成在基材上的聚合物在加热至约150℃或更高的温度之后基本上不溶于溶剂。 一种方法包括在衬底上形成第一光致抗蚀剂层，图案地暴露第一光致抗蚀剂层，在衬底上形成第二非光致抗蚀剂层并且形成图案化的第一光致抗蚀剂层。 另一种方法包括在衬底上形成第一光致抗蚀剂层，以图形方式暴露第一光致抗蚀剂层，在衬底上形成第二光致抗蚀剂层并图案化的第一光致抗蚀剂层和图案地曝光第二光致抗蚀剂层。

公开(公告)号：US20090035588A1

公开(公告)日：2009-02-05

申请号：US11831005

申请日：2007-07-31

申请人： Wai-Kin Li ,  Yi-Hsiung Lin ,  Gerald Matusiewicz

发明人： Wai-Kin Li ,  Yi-Hsiung Lin ,  Gerald Matusiewicz

IPC分类号： B32B15/04 ,  H01L21/44

CPC分类号： H01L23/5226 ,  H01L21/76808 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/12044 ,  Y10T428/31678 ,  H01L2924/00

摘要： A semiconductor structure and method of manufacturing the semiconductor structure, and more particularly to a semiconductor structure having reduced metal line resistance and a method of manufacturing the same in back end of line (BEOL) processes. The method includes forming a first trench extending to a lower metal layer Mx+1 and forming a second trench remote from the first trench. The method further includes filling the first trench and the second trench with conductive material. The conductive material in the second trench forms a vertical wiring line extending orthogonally and in electrical contact with an upper wiring layer and electrically isolated from lower metal layers including the lower metal layer Mx+1. The vertical wiring line decreases a resistance of a structure.

摘要翻译： 半导体结构和半导体结构的制造方法，更具体地说，涉及具有降低的金属线电阻的半导体结构及其后端（BEOL）工艺的制造方法。 该方法包括形成延伸到下金属层Mx + 1并形成远离第一沟槽的第二沟槽的第一沟槽。 该方法还包括用导电材料填充第一沟槽和第二沟槽。 第二沟槽中的导电材料形成垂直布线，其垂直布线并与上布线层电接触并与包括下金属层Mx + 1的下金属层电隔离。 垂直布线减小了结构的电阻。

公开(公告)号：US20090026574A1

公开(公告)日：2009-01-29

申请号：US11828718

申请日：2007-07-26

申请人： Deok-kee Kim ,  Wai-Kin Li ,  Haining S. Yang

发明人： Deok-kee Kim ,  Wai-Kin Li ,  Haining S. Yang

IPC分类号： H01L23/525 ,  H01L21/768

CPC分类号： H01L23/5256 ,  H01L21/7682 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/12044 ,  Y10T29/49107 ,  H01L2924/00

摘要： An electrical fuse and a first dielectric layer thereupon are formed on a semiconductor substrate. Self-assembling block copolymers containing two or more different polymeric block components are applied into a recessed region surrounded by a dielectric template layer. The self-assembling block copolymers are then annealed to form a pattern of multiple circles having a sublithographic diameter. The pattern of multiple circles is transferred into the first dielectric layer by a reactive ion etch, wherein the portion of the first dielectric layer above the fuselink has a honeycomb pattern comprising multiple circular cylindrical holes. A second dielectric layer is formed over the circular cylindrical holes by a non-conformal chemical vapor deposition and sublithographic cavities are formed on the fuselink. The sublithographic cavities provide enhanced thermal insulation relative to dielectric materials to the fuselink so that the electrical fuse may be programmed with less programming current.

摘要翻译： 在半导体衬底上形成电熔丝和第一电介质层。 含有两个或更多个不同聚合物嵌段组分的自组装嵌段共聚物被施加到由电介质模板层包围的凹陷区域中。 然后将自组装嵌段共聚物退火以形成具有亚光刻直径的多个圆的图案。 通过反应离子蚀刻将多个圆圈的图案转移到第一介电层中，其中，在熔体上方的第一介电层的部分具有包括多个圆柱形孔的蜂窝图案。 通过非共形化学气相沉积在圆柱形孔上方形成第二介电层，并在融合体上形成亚光刻腔。 亚光刻腔相对于介质材料提供与熔丝相关的增强的热绝缘，使得电熔丝可以用较少的编程电流编程。

公开(公告)号：US20080203589A1

公开(公告)日：2008-08-28

申请号：US11678163

申请日：2007-02-23

申请人： Todd C. Bailey ,  Ryan P. Deschner ,  Wai-Kin Li ,  Roger A. Quon

发明人： Todd C. Bailey ,  Ryan P. Deschner ,  Wai-Kin Li ,  Roger A. Quon

IPC分类号： H01L23/544

CPC分类号： G06F17/5068 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of designing features on a semiconductor wafer. A design of active or functional features is provided for chiplets separated by kerf areas on the wafer. The method then includes determining pattern density of the chiplet features, and applying a pattern of spaced dummy features on chiplet area not covered by active or functional features, as well as in the kerf areas. The dummy features are uniformly expanded or reduced in size until a desired dummy feature pattern density is reached.

摘要翻译： 一种在半导体晶片上设计特征的方法。 提供了由晶片上的切口区域分开的小芯片的主动或功能特征的设计。 该方法然后包括确定小灯特征的图案密度，以及在未被活动或功能特征覆盖的小区区域以及在切口区域中应用间隔的虚拟特征图案。 虚拟特征被均匀地扩大或缩小，直到达到所需的虚拟特征图案密度。

公开(公告)号：US20080132070A1

公开(公告)日：2008-06-05

申请号：US11566848

申请日：2006-12-05

申请人： Wai-Kin Li ,  Haining Yang

发明人： Wai-Kin Li ,  Haining Yang

IPC分类号： H01L21/44

CPC分类号： H01L29/42316 ,  H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  Y10S977/892

摘要： Fully and uniformly silicided gate conductors are produced by deeply “perforating” silicide gate conductors with sub-lithographic, sub-critical dimension, nanometer-scale openings. A silicide-forming metal (e.g. cobalt, tungsten, etc.) is then deposited, polysilicon gates, covering them and filling the perforations. An anneal step converts the polysilicon to silicide. Because of the deep perforations, the surface area of polysilicon in contact with the silicide-forming metal is greatly increased over conventional silicidation techniques, causing the polysilicon gate to be fully converted to a uniform silicide composition. A self-assembling diblock copolymer is used to form a regular sub-lithographic nanometer-scale pattern that is used as an etching “template” for forming the perforations.

摘要翻译： 通过用亚光刻，亚临界尺寸，纳米级开口深度“穿孔”硅化物栅极导体，产生完全均匀的硅化栅极导体。 然后沉积硅化物形成金属（例如钴，钨等），覆盖它们并填充穿孔的多晶硅栅极。 退火步骤将多晶硅转化为硅化物。 由于深的穿孔，与硅化物形成金属接触的多晶硅的表面积比常规硅化技术大大增加，导致多晶硅栅极被完全转变成均匀的硅化物组成。 使用自组装二嵌段共聚物来形成用作形成穿孔的蚀刻“模板”的规则的亚光刻纳米尺度图案。