公开(公告)号：US07304545B1

公开(公告)日：2007-12-04

申请号：US11507916

申请日：2006-08-22

申请人： Pantas Sutardja

发明人： Pantas Sutardja

IPC分类号： H03L7/00

CPC分类号： H03L7/107 ,  H03L7/0994 ,  H03L7/1075 ,  H03L7/113

摘要： A phase locked loop (PLL) circuit, comprises a frequency integrator circuit that receives a target signal, a phase shift signal and a frequency gain correction parameter and that selectively disables tracking frequency offset based on a value of the frequency gain correction parameter. A phase integrator circuit communicates with frequency integrator circuit, that synchronizes phase with the target signal and generates a phase signal. A phase shift measurement circuit generates the phase shift signal based on the phase signal. A phase interpolator circuit generates the frequency gain correction parameter based on the phase signal.

摘要翻译： 锁相环（PLL）电路包括接收目标信号的频率积分电路，相移信号和频率增益校正参数，并且基于频率增益校正参数的值选择性地禁用跟踪频率偏移。 相位积分器电路与频率积分电路进行通信，使相位与目标信号同步，并产生相位信号。 相移测量电路基于相位信号产生相移信号。 相位内插器电路基于相位信号产生频率增益校正参数。

公开(公告)号：US20070218665A1

公开(公告)日：2007-09-20

申请号：US11637967

申请日：2006-12-13

申请人： Pantas Sutardja ,  Albert Wu

发明人： Pantas Sutardja ,  Albert Wu

IPC分类号： H01L21/28

CPC分类号： H01L27/2409 ,  G11C13/0004 ,  G11C2213/72 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/141

摘要： A phase-change memory (PCM) system comprises a PCM cell array that comprises a plurality of PCM cells. Each of the PCM cells includes diode arranged adjacent to a metallization layer; a heater element arranged adjacent to the diode, and a phase-change material arranged adjacent to the heater element.

摘要翻译： 相变存储器（PCM）系统包括包括多个PCM单元的PCM单元阵列。 每个PCM单元包括邻近金属化层布置的二极管; 与二极管相邻布置的加热器元件，以及邻近加热器元件设置的相变材料。

公开(公告)号：US07269778B1

公开(公告)日：2007-09-11

申请号：US10423552

申请日：2003-04-25

申请人： Weishi Feng ,  Pantas Sutardja

发明人： Weishi Feng ,  Pantas Sutardja

IPC分类号： H03M13/00

CPC分类号： H03M5/145

摘要： A communications channel such as a data storage system removes unwanted bit patterns from user data without using run length limited coding on the user data. A buffer receives the user data. A data dependent scrambler communicates with the buffer and selects one of a plurality of scrambling sequences based the user data stored in the buffer or generates a scrambling sequence based on the user data stored in the buffer. A scrambling device communicates with the data dependent scrambler and scrambles the user data stored in the buffer with the selected scrambling sequence from the data dependent scrambler.

摘要翻译： 诸如数据存储系统的通信信道从用户数据中去除不想要的比特模式，而不对用户数据使用游程长度限制编码。 缓冲区接收用户数据。 数据相关扰频器与缓冲器通信，并且基于存储在缓冲器中的用户数据选择多个加扰序列中的一个，或者基于存储在缓冲器中的用户数据产生加扰序列。 加扰设备与数据相关的加扰器进行通信，并且从存储在数据的扰频器中选择的加扰序列加扰存储在缓冲器中的用户数据。

公开(公告)号：US20070171730A1

公开(公告)日：2007-07-26

申请号：US11598117

申请日：2006-11-08

申请人： Aditya Ramamoorthy ,  Zining Wu ,  Pantas Sutardja

发明人： Aditya Ramamoorthy ,  Zining Wu ,  Pantas Sutardja

IPC分类号： G11C16/04

CPC分类号： G06F11/1068 ,  G06F11/1072 ,  G06F11/1666 ,  G06F2212/403 ,  G11C7/02 ,  G11C7/1006 ,  G11C7/16 ,  G11C11/56 ,  G11C11/5621 ,  G11C16/10 ,  G11C27/005 ,  G11C29/00 ,  G11C2029/0411 ,  G11C2207/16 ,  G11C2211/562 ,  G11C2211/563 ,  H03M13/1177 ,  H03M13/1515

摘要： A solid state non-volatile memory unit. The memory unit includes a multi-level solid state non-volatile memory array adapted to store data characterized by a first number of digital levels. The memory unit also includes an analog-to-digital converter having an input and an output. The input of the analog-to-digital converter is adapted to receive data from the multi-level solid state non-volatile memory array. The output of the analog-to-digital converter is adapted to output a digital signal characterized by a second number of digital levels greater than the first number of digital levels.

摘要翻译： 固态非易失性存储器单元。 存储器单元包括适于存储由第一数字级别表征的数据的多级固态非易失性存储器阵列。 存储器单元还包括具有输入和输出的模拟 - 数字转换器。 模拟 - 数字转换器的输入适于从多级固态非易失性存储器阵列接收数据。 模拟 - 数字转换器的输出适于输出特征在于数字电平大于第一数字电平数量的第二数字电平的数字信号。

公开(公告)号：US20070171714A1

公开(公告)日：2007-07-26

申请号：US11598178

申请日：2006-11-08

申请人： Zining Wu ,  Pantas Sutardja

发明人： Zining Wu ,  Pantas Sutardja

IPC分类号： G11C11/34 ,  G11C16/04 ,  G11C16/06

CPC分类号： G06F11/1072 ,  G06F11/1068 ,  G11C7/1006 ,  G11C7/16 ,  G11C11/56 ,  G11C29/00 ,  G11C2029/0411 ,  G11C2211/5641

摘要： A solid state non-volatile memory unit includes, in part, an encoder, a multi-level solid state non-volatile memory array adapted to store data encoded by the encoder, and a decoder adapted to decode the data retrieved from the memory array. The memory array may be a flash EEPROM array. The memory unit optionally includes a modulator and a demodulator. The data modulated by the modulator is stored in the memory array. The demodulator demodulates the modulated data retrieved from the memory array.

摘要翻译： 固态非易失性存储器单元部分地包括编码器，适用于存储由编码器编码的数据的多级固态非易失性存储器阵列，以及适于对从存储器阵列检索的数据进行解码的解码器。 存储器阵列可以是闪存EEPROM阵列。 存储器单元可选地包括调制器和解调器。 由调制器调制的数据被存储在存储器阵列中。 解调器解调从存储器阵列检索的调制数据。

公开(公告)号：US20070070845A1

公开(公告)日：2007-03-29

申请号：US11337332

申请日：2006-01-23

申请人： Pantas Sutardja

发明人： Pantas Sutardja

IPC分类号： G11B7/12

CPC分类号： G11B7/00456 ,  G11B7/0045 ,  G11B7/1267 ,  G11B2007/0006

摘要： A write strategy calibration system for an optical media playback device comprises memory for storing a write strategy table. A control module generates a write signal to write a training pattern to an optical storage medium according to calibration data stored in the write strategy table. A write strategy analysis module receives a read signal indicative of the training pattern written to the optical storage medium and adjusts the calibration data according to the read signal.

摘要翻译： 用于光学媒体回放设备的写入策略校准系统包括用于存储写入策略表的存储器。 控制模块根据存储在写入策略表中的校准数据生成写信号以将训练模式写入光存储介质。 写策略分析模块接收指示写入光存储介质的训练模式的读信号，并根据读信号调整校准数据。

公开(公告)号：US07184231B1

公开(公告)日：2007-02-27

申请号：US11250373

申请日：2005-10-17

申请人： Pantas Sutardja ,  Chi Fung Cheng

发明人： Pantas Sutardja ,  Chi Fung Cheng

IPC分类号： G11B5/09

CPC分类号： G11B20/10009 ,  G11B5/09 ,  H03L7/06

摘要： In a precompensation circuit for magnetic recording of data signals, a clock produces clock signals at a predetermined rate to clock the recording of the data signals. A clock delay generator generates clock delay data relative to the generated clock signals for successive data signals to be recorded. The clock delay data for each data signal is formed according to the states of a set of adjacent data signals. n>1 programmable clock delay units operate sequentially to control the recording times of the successive data signals. Each clock delay unit receives the clock delay data for one data signal in each sequence of n successive data signals and determines recording time of the one data signal according to the clock delay data for the one data signal in the sequence.

摘要翻译： 在用于数据信号的磁记录的预补偿电路中，时钟以预定速率产生时钟信号以对数据信号的记录进行时钟。 时钟延迟发生器相对于所记录的连续数据信号产生的时钟信号产生时钟延迟数据。 根据一组相邻数据信号的状态，形成每个数据信号的时钟延迟数据。 n> 1个可编程时钟延迟单元依次操作以控制连续数据信号的记录时间。 每个时钟延迟单元在n个连续数据信号的每个序列中接收一个数据信号的时钟延迟数据，并根据序列中的一个数据信号的时钟延迟数据确定一个数据信号的记录时间。

公开(公告)号：US07167331B1

公开(公告)日：2007-01-23

申请号：US10877033

申请日：2004-06-25

申请人： Pantas Sutardja

发明人： Pantas Sutardja

IPC分类号： G11B5/02 ,  G11B5/127 ,  G11B5/09

CPC分类号： G11B5/40

摘要： A magnetic storage system includes a read element including a tunneling giant magneto-resistive (TGMR) sensor. A shunting device includes a control terminal and first and second terminals that communicate with respective first and second terminals of the read element. The shunting device shorts said first and second terminals when said control terminal is not powered to protect the read element from electrostatic discharge. A first voltage limiting circuit limits voltage that is input to first terminals of said shunting device and said read element. Said first voltage limiting circuit includes first and second diodes. An anode of said first diode and a cathode of said second diode communicate with said first terminal of said read element and said first terminal of said shunting device and a cathode of said first diode and an anode of said second diode communicate.

摘要翻译： 一种磁存储系统包括一个包含隧道式巨磁阻（TGMR）传感器的读取元件。 分流装置包括控制端子和与读取元件的相应第一和第二端子通信的第一和第二端子。 当所述控制端子未通电时，分流装置将所述第一和第二端子短路以保护所述读取元件免受静电放电。 第一限压电路限制输入到所述分流装置和所述读取元件的第一端子的电压。 所述第一限压电路包括第一和第二二极管。 所述第一二极管的阳极和所述第二二极管的阴极与所述读取元件的所述第一端子和所述分流装置的所述第一端子连通，并且所述第一二极管的阴极和所述第二二极管的阳极连通。

公开(公告)号：US07158333B1

公开(公告)日：2007-01-02

申请号：US10682138

申请日：2003-10-09

申请人： Pantas Sutardja ,  Michael Madden

发明人： Pantas Sutardja ,  Michael Madden

IPC分类号： G11B5/596 ,  G11B5/09

CPC分类号： G11B5/59622 ,  G11B5/556

摘要： An apparatus, method, and system for providing a fine adjustment for transducing head positioning in a hard disk drive (HDD). The apparatus, method, and system include reading a positioning error field wherein the resulting signal is a substantially sinusoidal position error signal (PES), filtering the PES to remove low frequencies and attenuate high frequencies, sample the filtered PES at a multiple of the channel frequency, filter the higher frequency harmonics, down sample the PES, and provide a signal proportional to the amplitude of the down sampled PES. This signal is the reference signal to the head positioning servo.

摘要翻译： 一种用于提供用于在硬盘驱动器（HDD）中转换头部定位的微调的装置，方法和系统。 装置，方法和系统包括读取定位误差场，其中所得到的信号是基本上正弦的位置误差信号（PES），对PES进行滤波以去除低频并衰减高频，以频率倍数采样经滤波的PES 频率，滤波较高频率的谐波，向下采样PES，并提供与下采样PES幅度成比例的信号。 该信号是头定位伺服的参考信号。

公开(公告)号：US20050015660A1

公开(公告)日：2005-01-20

申请号：US10892707

申请日：2004-07-16

申请人： Sehat Sutardja ,  Pantas Sutardja ,  William Lo

发明人： Sehat Sutardja ,  Pantas Sutardja ,  William Lo

IPC分类号： H01L21/822 ,  G06F11/20 ,  H01L21/00 ,  H01L21/66 ,  H01L21/82 ,  H01L27/00 ,  H01L27/04 ,  H03K19/177 ,  H02H3/05

CPC分类号： G01R31/317 ,  G01R31/31718 ,  G01R31/3172 ,  G11C29/848 ,  H01L22/22 ,  H01L2924/0002 ,  H01L2924/00

摘要： A self-reparable semiconductor includes multiple functional units that perform the same function and that include sub-functional units. The semiconductor includes one or more full or partial spare functional units that are integrated into the semiconductor. If a defect in a sub-functional unit is detected, then that sub-functional unit is switched out and replaced with a sub-functional unit in the full or partial spare functional unit. The reconfiguration is realized with switching devices that are associated with the sub-functional units. Defective functional or sub-functional units can be detected after assembly, during power up, periodically during operation, and/or manually.

摘要翻译： 自修复半导体包括执行相同功能并且包括子功能单元的多个功能单元。 半导体包括集成到半导体中的一个或多个全部或部分备用功能单元。 如果检测到子功能单元中的缺陷，那么该子功能单元被切换并且被全部或部分备用功能单元中的子功能单元替换。 通过与子功能单元相关联的开关设备来实现重新配置。 可以在组装，上电，定期运行和/或手动期间检测功能或子功能单元的不良。