公开(公告)号：US20120064681A1

公开(公告)日：2012-03-15

申请号：US13299855

申请日：2011-11-18

申请人： Jingyun Kim ,  Myoungbum Lee ,  Kihyun Hwang

发明人： Jingyun Kim ,  Myoungbum Lee ,  Kihyun Hwang

IPC分类号： H01L21/336

CPC分类号： H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565

摘要： Semiconductor memory devices and methods of forming semiconductor memory devices are provided. The methods may include forming insulation layers and cell gate layers that are alternately stacked on a substrate, forming an opening by successively patterning through the cell gate layers and the insulation layers, and forming selectively conductive barriers on sidewalls of the cell gate layers in the opening.

摘要翻译： 提供半导体存储器件和形成半导体存储器件的方法。 所述方法可以包括形成交替层叠在基板上的绝缘层和单元栅极层，通过连续图案化通过单元栅极层和绝缘层形成开口，并且在开口中的单元栅极层的侧壁上选择性地形成导电阻挡层 。

公开(公告)号：US20120001345A1

公开(公告)日：2012-01-05

申请号：US13173304

申请日：2011-06-30

申请人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

发明人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

IPC分类号： H01L23/48 ,  H01L21/306 ,  H01L21/768

CPC分类号： H01L29/788 ,  H01L23/5384 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a three dimensional semiconductor device. The device may include mold layers vertically and sequentially stacked, a conductive pattern between the stacked mold layers, a plugging pattern vertically penetrating the stacked mold layers, an intermediate pattern between the conductive pattern and the plugging pattern, and protective layer patterns between the mold layers and the plugging pattern, wherein the protective layer patterns are separated by the intermediate pattern.

摘要翻译： 提供三维半导体器件。 该装置可以包括垂直和顺序堆叠的模具层，堆叠的模具层之间的导电图案，垂直穿过堆叠的模具层的插入图案，导电图案和插入图案之间的中间图案，以及模具层之间的保护层图案 和封堵图案，其中保护层图案由中间图案分离。

公开(公告)号：US20110316064A1

公开(公告)日：2011-12-29

申请号：US13167858

申请日：2011-06-24

申请人： Jung Ho Kim ,  Daehyun Jang ,  Myoungbum Lee ,  Kihyun Hwang ,  Sangryol Yang ,  Yong-Hoon Son ,  Ju-Eun Kim ,  Sunghae Lee ,  Dongwoo Kim ,  JinGyun Kim

发明人： Jung Ho Kim ,  Daehyun Jang ,  Myoungbum Lee ,  Kihyun Hwang ,  Sangryol Yang ,  Yong-Hoon Son ,  Ju-Eun Kim ,  Sunghae Lee ,  Dongwoo Kim ,  JinGyun Kim

IPC分类号： H01L29/78

CPC分类号： H01L27/11582 ,  H01L21/02675 ,  H01L21/30604 ,  H01L21/324 ,  H01L27/11551 ,  H01L27/11578 ,  H01L29/7926

摘要： Semiconductor devices and methods of forming the same may be provided. The semiconductor devices may include gate patterns and insulation patterns repeatedly and alternatingly stacked on a substrate. The semiconductor devices may also include a through region penetrating the gate patterns and the insulation patterns. The semiconductor devices may further include a channel structure extending from the substrate through the through region. The channel structure may include a first channel pattern having a first shape. The first channel pattern may include a first semiconductor region on a sidewall of a portion of the through region, and a buried pattern dividing the first semiconductor region. The channel structure may also include a second channel pattern having a second shape. The second channel pattern may include a second semiconductor region in the through region. A grain size of the second semiconductor region may be larger than that of the first semiconductor region.

摘要翻译： 可以提供半导体器件及其形成方法。 半导体器件可以包括在衬底上重复并交替堆叠的栅极图案和绝缘图案。 半导体器件还可以包括穿透栅极图案和绝缘图案的穿透区域。 半导体器件还可以包括从衬底延伸穿过区域的沟道结构。 通道结构可以包括具有第一形状的第一通道图案。 第一沟道图案可以包括贯通区域的一部分的侧壁上的第一半导体区域和分割第一半导体区域的掩埋图案。 通道结构还可以包括具有第二形状的第二通道图案。 第二沟道图案可以包括通孔区域中的第二半导体区域。 第二半导体区域的晶粒尺寸可以大于第一半导体区域的晶粒尺寸。

公开(公告)号：US20110207304A1

公开(公告)日：2011-08-25

申请号：US13030729

申请日：2011-02-18

申请人： Jung Ho Kim ,  Kihyun Hwang ,  Sangryol Yang ,  Yong-Hoon Sang ,  Ju-Eun Kim

发明人： Jung Ho Kim ,  Kihyun Hwang ,  Sangryol Yang ,  Yong-Hoon Sang ,  Ju-Eun Kim

IPC分类号： H01L21/36

CPC分类号： H01L29/66833 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

摘要： Methods of fabricating a semiconductor device include alternatingly and repeatedly stacking sacrificial layers and first insulating layers on a substrate, forming an opening penetrating the sacrificial layers and the first insulating layers, and forming a spacer on a sidewall of the opening, wherein a bottom surface of the opening is free of the spacer. A semiconductor layer is formed in the opening. Related devices are also disclosed.

摘要翻译： 制造半导体器件的方法包括在衬底上交替地且重复地堆叠牺牲层和第一绝缘层，形成贯穿牺牲层和第一绝缘层的开口，以及在开口的侧壁上形成间隔物，其中， 开口没有间隔件。 在开口中形成半导体层。 还公开了相关设备。

公开(公告)号：US20110186851A1

公开(公告)日：2011-08-04

申请号：US13018833

申请日：2011-02-01

申请人： Yong-Hoon Son ,  Myoungbum Lee ,  Kihyun Hwang

发明人： Yong-Hoon Son ,  Myoungbum Lee ,  Kihyun Hwang

IPC分类号： H01L29/04 ,  H01L21/20

CPC分类号： H01L27/11582

摘要： Memory devices include a stack of interleaved conductive patterns and insulating patterns disposed on a substrate. A semiconductor pattern passes through the stack of conductive patterns and insulating patterns to contact the substrate, the semiconductor pattern having a graded grain size distribution wherein a mean grain size in a first portion of the semiconductor pattern proximate the substrate is less than a mean grain size in a second portion of the semiconductor pattern further removed from the substrate. The graded grain size distribution may be achieved, for example, by partial laser annealing.

摘要翻译： 存储器件包括布置在衬底上的交错导电图案和绝缘图案的堆叠。 半导体图案通过导体图案和绝缘图案堆叠以接触基板，半导体图案具有渐变的晶粒尺寸分布，其中半导体图案的靠近基板的第一部分中的平均晶粒尺寸小于平均晶粒尺寸 在从衬底进一步去除的半导体图案的第二部分中。 分级粒度分布可以通过例如部分激光退火来实现。

公开(公告)号：US20080042192A1

公开(公告)日：2008-02-21

申请号：US11782858

申请日：2007-07-25

申请人： Kwangmin Park ,  Kihyun Hwang ,  Jae-Young Ahn ,  Seung-Hwan Lee ,  Ju-Wan Lim ,  Sung-Hae Lee

发明人： Kwangmin Park ,  Kihyun Hwang ,  Jae-Young Ahn ,  Seung-Hwan Lee ,  Ju-Wan Lim ,  Sung-Hae Lee

IPC分类号： H01L29/792

CPC分类号： H01L29/7923 ,  H01L29/4234

摘要： A semiconductor memory device includes a semiconductor substrate, a tunnel insulating layer, charge trap layer, and a blocking layer. The tunnel insulating layer is on the semiconductor substrate. The charge trap layer is on the tunnel insulating layer and includes at least one pair of a first nitride layer with a higher trap density of holes than electrons and a second nitride layer with a higher trap density of electrons than holes. The blocking layer is on the charge trap layer opposite to the tunnel insulating layer. The first nitride layer may include silicon rich nitride, which may have a ratio of silicon to nitride of greater than 1 and less than or equal to 2. The second nitride layer may include aluminum nitride which may have a hexagonal crystalline structure.

摘要翻译： 半导体存储器件包括半导体衬底，隧道绝缘层，电荷陷阱层和阻挡层。 隧道绝缘层位于半导体衬底上。 电荷陷阱层位于隧道绝缘层上，并且包括至少一对具有比电子陷阱密度高的第一氮化物层和具有比孔更高的电子陷阱密度的第二氮化物层。 阻挡层位于与隧道绝缘层相反的电荷陷阱层上。 第一氮化物层可以包括富硅氮化物，其可以具有大于1且小于或等于2的硅与氮化物的比率。第二氮化物层可以包括可以具有六方晶结构的氮化铝。