公开(公告)号：US08377817B2

公开(公告)日：2013-02-19

申请号：US13173304

申请日：2011-06-30

申请人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

发明人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

IPC分类号： H01L21/4763

CPC分类号： H01L29/788 ,  H01L23/5384 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a three dimensional semiconductor device. The device may include mold layers vertically and sequentially stacked, a conductive pattern between the stacked mold layers, a plugging pattern vertically penetrating the stacked mold layers, an intermediate pattern between the conductive pattern and the plugging pattern, and protective layer patterns between the mold layers and the plugging pattern, wherein the protective layer patterns are separated by the intermediate pattern.

公开(公告)号：US20120001345A1

公开(公告)日：2012-01-05

申请号：US13173304

申请日：2011-06-30

申请人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

发明人： Chanjin Park ,  Kihyun Hwang ,  Dongchul Yoo ,  Junkyu Yang ,  Gyungjin Min ,  Yoochul Kong ,  Hanmei Choi

IPC分类号： H01L23/48 ,  H01L21/306 ,  H01L21/768

CPC分类号： H01L29/788 ,  H01L23/5384 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a three dimensional semiconductor device. The device may include mold layers vertically and sequentially stacked, a conductive pattern between the stacked mold layers, a plugging pattern vertically penetrating the stacked mold layers, an intermediate pattern between the conductive pattern and the plugging pattern, and protective layer patterns between the mold layers and the plugging pattern, wherein the protective layer patterns are separated by the intermediate pattern.

摘要翻译： 提供三维半导体器件。 该装置可以包括垂直和顺序堆叠的模具层，堆叠的模具层之间的导电图案，垂直穿过堆叠的模具层的插入图案，导电图案和插入图案之间的中间图案，以及模具层之间的保护层图案 和封堵图案，其中保护层图案由中间图案分离。

公开(公告)号：US20160093686A1

公开(公告)日：2016-03-31

申请号：US14961994

申请日：2015-12-08

申请人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

发明人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

IPC分类号： H01L49/02

CPC分类号： H01L28/60 ,  H01L28/40 ,  H01L28/56 ,  H01L28/91 ,  H01L28/92

摘要： Semiconductor devices are provided. Each of the semiconductor devices may include a plurality of electrodes. Moreover, each of the semiconductor devices may include a supporting pattern connected to sidewalls of the plurality of electrodes. Related methods of forming semiconductor devices are also provided. For example, the methods may include forming the supporting pattern before forming the plurality of electrodes.

摘要翻译： 提供半导体器件。 每个半导体器件可以包括多个电极。 此外，每个半导体器件可以包括连接到多个电极的侧壁的支撑图案。 还提供了形成半导体器件的相关方法。 例如，所述方法可以包括在形成多个电极之前形成支撑图案。

公开(公告)号：US09240441B2

公开(公告)日：2016-01-19

申请号：US13966328

申请日：2013-08-14

申请人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

发明人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

IPC分类号： H01L21/8239 ,  H01L49/02

CPC分类号： H01L28/60 ,  H01L28/40 ,  H01L28/56 ,  H01L28/91 ,  H01L28/92

摘要： Semiconductor devices are provided. Each of the semiconductor devices may include a plurality of electrodes. Moreover, each of the semiconductor devices may include a supporting pattern connected to sidewalls of the plurality of electrodes. Related methods of forming semiconductor devices are also provided. For example, the methods may include forming the supporting pattern before forming the plurality of electrodes.

摘要翻译： 提供半导体器件。 每个半导体器件可以包括多个电极。 此外，每个半导体器件可以包括连接到多个电极的侧壁的支撑图案。 还提供了形成半导体器件的相关方法。 例如，所述方法可以包括在形成多个电极之前形成支撑图案。

公开(公告)号：US20140065785A1

公开(公告)日：2014-03-06

申请号：US13966328

申请日：2013-08-14

申请人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

发明人： Junho Yoon ,  Gyungjin Min ,  Jaehong Park ,  Yongmoon Jang ,  Je-Woo Han

IPC分类号： H01L49/02

CPC分类号： H01L28/60 ,  H01L28/40 ,  H01L28/56 ,  H01L28/91 ,  H01L28/92

摘要： Semiconductor devices are provided. Each of the semiconductor devices may include a plurality of electrodes. Moreover, each of the semiconductor devices may include a supporting pattern connected to sidewalls of the plurality of electrodes. Related methods of forming semiconductor devices are also provided. For example, the methods may include forming the supporting pattern before forming the plurality of electrodes.

摘要翻译： 提供半导体器件。 每个半导体器件可以包括多个电极。 此外，每个半导体器件可以包括连接到多个电极的侧壁的支撑图案。 还提供了形成半导体器件的相关方法。 例如，所述方法可以包括在形成多个电极之前形成支撑图案。

公开(公告)号：US20110244666A1

公开(公告)日：2011-10-06

申请号：US13080288

申请日：2011-04-05

申请人： Ha-Na Kim ,  Gyungjin Min ,  Chulho Shin ,  Sukho Joo ,  Han Geun Yu ,  Yeonghun Han

发明人： Ha-Na Kim ,  Gyungjin Min ,  Chulho Shin ,  Sukho Joo ,  Han Geun Yu ,  Yeonghun Han

IPC分类号： H01L21/302 ,  H01L21/28 ,  H01L21/31

CPC分类号： H01L27/11578 ,  H01L21/033 ,  H01L21/0337 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11575

摘要： Methods of manufacturing stair-type structures and methods of manufacturing nonvolatile memory devices using the same. Methods of manufacturing stair-type structures may include forming a plurality of thin layers stacked in plate shapes, forming a mask on an utmost thin layer, patterning the utmost layer using the mask as an etch mask, escalating a width of the mask and etching each of the thin layers at a different width of the mask to form a stair-type structure of the thin layers. Control gates may be formed into the stair-type structures using the methods of manufacturing stair-type structures.

摘要翻译： 制造楼梯型结构的方法和制造使用其的非易失性存储装置的制造方法。 制造阶梯型结构的方法可以包括形成多个以板形形式堆叠的薄层，在最薄层上形成掩模，使用掩模将最大层图案化为蚀刻掩模，增加掩模的宽度并蚀刻每个 在薄膜的不同宽度处的薄层，以形成薄层的阶梯型结构。 可以使用制造楼梯型结构的方法将控制门形成为楼梯型结构。