公开(公告)号：US20120002377A1

公开(公告)日：2012-01-05

申请号：US12827316

申请日：2010-06-30

申请人： William French ,  Peter J. Hopper ,  Peter Smeys ,  Ann Gabrys ,  David I. Anderson

发明人： William French ,  Peter J. Hopper ,  Peter Smeys ,  Ann Gabrys ,  David I. Anderson

IPC分类号： H05K7/02 ,  H05K3/36

CPC分类号： H01L23/645 ,  H01F2019/085 ,  H01L24/48 ,  H01L25/0655 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/19105 ,  H01L2924/3011 ,  Y10T29/49128 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An integrated circuit die system comprises a first integrated circuit die, a second integrated circuit die and a transformer formed on a dielectric (e.g., quartz) substrate and electrically connected between the first integrated circuit die and the second integrated circuit die to provide galvanic isolation therebetween.

摘要翻译： 集成电路管芯系统包括第一集成电路管芯，第二集成电路管芯和形成在电介质（例如，石英））衬底上并电连接在第一集成电路管芯和第二集成电路管芯之间以提供电流隔离的变压器 。

公开(公告)号：US20110095365A1

公开(公告)日：2011-04-28

申请号：US12589491

申请日：2009-10-23

申请人： William French ,  Peter Smeys ,  Peter J. Hopper ,  Peter Johnson

发明人： William French ,  Peter Smeys ,  Peter J. Hopper ,  Peter Johnson

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/762

CPC分类号： H01L29/7835 ,  H01L21/76898 ,  H01L29/407 ,  H01L29/66659

摘要： A method includes forming a transistor device on a first side of a semiconductor-on-insulator structure. The semiconductor-on-insulator structure includes a substrate, a dielectric layer, and a buried layer between the substrate and the dielectric layer. The method also includes forming a conductive plug through the semiconductor-on-insulator structure. The conductive plug is in electrical connection with the transistor device. The method further includes forming a field plate on a second side of the semiconductor-on-insulator structure, where the field plate is in electrical connection with the conductive plug. The transistor device could have a breakdown voltage of at least 600V, and the field plate could extend along at least 40% of a length of the transistor device.

摘要翻译： 一种方法包括在绝缘体上半导体结构的第一侧上形成晶体管器件。 绝缘体上半导体结构包括衬底，电介质层和衬底和电介质层之间的掩埋层。 该方法还包括通过绝缘体上半导体结构形成导电插塞。 导电插头与晶体管器件电连接。 该方法还包括在绝缘体上半导体结构的第二侧上形成场板，其中场板与导电插头电连接。 晶体管器件可以具有至少600V的击穿电压，并且场板可以沿着晶体管器件的长度的至少40％延伸。

公开(公告)号：US20100140663A1

公开(公告)日：2010-06-10

申请号：US12315931

申请日：2008-12-08

申请人： Peter J. Hopper ,  William French

发明人： Peter J. Hopper ,  William French

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/045 ,  H01L21/8258 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： In an AlGaN channel transistor formed on a orientation silicon wafer, a hole with walls slanted at 54 degrees is etched into the silicon to provide a orientation substrate surface for forming the AlGaN channel transistor.

摘要翻译： 在形成在<100>取向硅晶片上的AlGaN沟道晶体管中，将以54度倾斜的壁的孔蚀刻到硅中，以提供用于形成AlGaN沟道晶体管的<111>取向衬底表面。

公开(公告)号：US20090144035A1

公开(公告)日：2009-06-04

申请号：US11998478

申请日：2007-11-30

申请人： Yuri Mirgorodski ,  Peter J. Hopper ,  William French ,  Philipp Lindorfer

发明人： Yuri Mirgorodski ,  Peter J. Hopper ,  William French ,  Philipp Lindorfer

IPC分类号： G06G7/48

CPC分类号： G06F17/5036

摘要： A modified “black box” integrated circuit simulation model is provided that is based only upon on the external steady-state and transient characteristics of a device under test (DUT). The method utilizes probe pulses as well as steady-state I-V and C-V look-up tables. In contrast to conventional black box simulation models, which support only steady-state and small signal frequency analysis, the disclosed method also supports large signal transient analysis.

摘要翻译： 提供了一种基于被测器件（DUT）的外部稳态和瞬态特性的改进的“黑匣子”集成电路仿真模型。 该方法利用探头脉冲以及稳态I-V和C-V查找表。 与仅支持稳态和小信号频率分析的常规黑盒仿真模型相反，所公开的方法还支持大信号瞬态分析。

公开(公告)号：US09024397B2

公开(公告)日：2015-05-05

申请号：US13345688

申请日：2012-01-07

申请人： Peter J. Hopper ,  William French ,  Paul Mawson ,  Steven Hunt ,  Roozbeh Parsa ,  Martin Fallon ,  Ann Gabrys ,  Andrei Papou

发明人： Peter J. Hopper ,  William French ,  Paul Mawson ,  Steven Hunt ,  Roozbeh Parsa ,  Martin Fallon ,  Ann Gabrys ,  Andrei Papou

IPC分类号： H01L31/0224 ,  H01L31/18 ,  G01R33/02 ,  G04F5/14 ,  H01L31/00 ,  H01L31/103 ,  H03L7/26

CPC分类号： H01L31/024 ,  G04F5/14 ,  H01L31/00 ,  H01L31/022408 ,  H01L31/103 ,  H01L31/18 ,  H01L31/1804 ,  H03L7/26 ,  Y02E10/547

摘要： A micro-fabricated atomic clock structure is thermally insulated so that the atomic clock structure can operate with very little power in an environment where the external temperature can drop to −40° C., while at the same time maintaining the temperature required for the proper operation of the VCSEL and the gas within the vapor cell.

摘要翻译： 微制造的原子钟结构是绝热的，使得原子钟结构可以在外部温度下降到-40℃的环境中以非常小的功率运行，同时保持适当的温度 VCSEL和蒸汽池内的气体的操作。

公开(公告)号：US08722505B2

公开(公告)日：2014-05-13

申请号：US12917843

申请日：2010-11-02

申请人： Peter J. Hopper ,  William French

发明人： Peter J. Hopper ,  William French

IPC分类号： H01L27/01

CPC分类号： H01L28/91

摘要： A semiconductor capacitor with large area plates and a small footprint is formed on a semiconductor wafer by forming an opening in the wafer, depositing a first metal atoms through a first shadow mask that lies spaced apart from the wafer to form a first metal layer in the opening, a dielectric layer on the first metal layer, and a second metal atoms through a second shadow mask that lies spaced apart from the wafer to form a second metal layer on the dielectric layer.

摘要翻译： 通过在晶片上形成开口，在半导体晶片上形成具有大面积板和小占地面积的半导体电容器，通过与晶片间隔开的第一荫罩沉积第一金属原子，以形成第一金属层 打开第一金属层上的电介质层，以及通过与晶片间隔开的第二荫罩的第二金属原子，以在电介质层上形成第二金属层。

公开(公告)号：US20130168808A1

公开(公告)日：2013-07-04

申请号：US13340849

申请日：2011-12-30

申请人： Andrei Papou ,  William French ,  Peter J. Hopper

发明人： Andrei Papou ,  William French ,  Peter J. Hopper

IPC分类号： H01L29/82 ,  H01L43/12

CPC分类号： H01L23/5227 ,  H01F17/0006 ,  H01F41/046 ,  H01F2017/0066 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

摘要： Magnetic laminations are formed in the openings of a first non-conductive structure, which is formed in the opening of a second non-conductive structure that has a maximum aspect ratio that is less than the maximum aspect ratio of the first non-conductive structure. The second non-conductive structure is more crack resistant than the first non-conductive structure, and thereby protects the first non-conductive structure and the magnetic laminations from environmental contaminants.

摘要翻译： 磁性叠层形成在第一非导电结构的开口中，第一非导电结构形成在具有小于第一非导电结构的最大纵横比的最大纵横比的第二非导电结构的开口中。 第二非导电结构比第一非导电结构更具抗裂性，从而保护第一非导电结构和磁性层叠免受环境污染物的影响。

公开(公告)号：US20130147472A1

公开(公告)日：2013-06-13

申请号：US13314097

申请日：2011-12-07

申请人： William French ,  Philipp Lindorfer ,  Peter J. Hopper ,  Roozbeh Parsa ,  Andrew James West ,  Byron Jon Roderick Shulver

发明人： William French ,  Philipp Lindorfer ,  Peter J. Hopper ,  Roozbeh Parsa ,  Andrew James West ,  Byron Jon Roderick Shulver

IPC分类号： G01R33/02 ,  H01L21/58 ,  H01L29/82

CPC分类号： G01R33/032 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/014 ,  H01L2924/00

摘要： The cost and size of an atomic magnetometer are reduced by attaching a vapor cell structure that has a vapor cell cavity to a base die that has a laser light source that outputs light to the vapor cell cavity, and attaching a photo detection die that has a photodiode to the vapor cell structure to detect light from the laser light source that passes through the vapor cell cavity.

摘要翻译： 原子磁力计的成本和尺寸通过将具有蒸汽单元空腔的蒸汽单元结构附接到具有将光输出到蒸气腔空腔的激光源的基座上而被降低，以及附接具有 光电二极管到蒸汽池结构以检测来自通过蒸气室腔的激光源的光。

公开(公告)号：US08377792B2

公开(公告)日：2013-02-19

申请号：US12756097

申请日：2010-04-07

申请人： Peter J. Hopper ,  William French ,  Peter Smeys ,  Peter Johnson

发明人： Peter J. Hopper ,  William French ,  Peter Smeys ,  Peter Johnson

IPC分类号： H01L21/027 ,  H01L21/266

CPC分类号： H01L28/60 ,  H01L23/5223 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interdigitated semiconductor capacitor with a large number of plates and a capacitance in the micro-farad range is formed on a wafer with only a single lithography step by depositing each odd layer of metal through a first shadow mask that lies spaced apart from the wafer, and each even layer of metal through a second shadow mask that lies spaced apart from the wafer.

摘要翻译： 具有大量板和微法拉范围内的电容的交叉指向的半导体电容器仅在单个光刻步骤上形成在晶片上，通过沉积与晶片间隔开的第一荫罩，每个奇数层的金属， 以及通过与晶片间隔开的第二荫罩的每个偶数金属层。

公开(公告)号：US20120273881A1

公开(公告)日：2012-11-01

申请号：US13094645

申请日：2011-04-26

申请人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

发明人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7824 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66689 ,  H01L29/7835 ,  H01L29/78603

摘要： A lateral DMOS transistor formed on a silicon-on-insulator (SOI) structure has a higher breakdown voltage that results from a cavity that is formed in the bulk region of the SOI structure. The cavity exposes a portion of the bottom surface of the insulator layer of the SOI structure that lies directly vertically below the drift region of the DMOS transistor.

摘要翻译： 形成在绝缘体上硅（SOI）结构上的横向DMOS晶体具有较高的击穿电压，该击穿电压是由在SOI结构的体区形成的空穴产生的。 空腔暴露SOI结构的绝缘体层的底部表面的一部分，其直接位于DMOS晶体管的漂移区的垂直下方。