公开(公告)号：US20080215923A1

公开(公告)日：2008-09-04

申请号：US12050982

申请日：2008-03-19

申请人： Serafino Bueti ,  Kenneth J. Goodnow ,  Todd E. Leonard ,  Gregory J. Mann ,  Charles S. Woodruff

发明人： Serafino Bueti ,  Kenneth J. Goodnow ,  Todd E. Leonard ,  Gregory J. Mann ,  Charles S. Woodruff

IPC分类号： G06F11/30

CPC分类号： G06F17/5022 ,  G06F2217/14

摘要： Disclosed is a design structure for an apparatus for a task based debugger (transaction-event-job-trigger). More specifically, an integrated event monitor for a SOC comprises functional cores each having a functional debug logic element. The cores are connected to an interconnect structure that links the functional debug logic elements. Each functional debug logic element is specifically dedicated to a function of its corresponding core, wherein the functional debug logic elements generate a table of function-specific system events. The system events are function-specific with respect to an associated core, wherein the system events include transaction events, controller events, processor events, interconnect structure arbiter events, interconnect interface core events, high speed serial link core events, and/or codec events.

摘要翻译： 公开了用于基于任务的调试器（事务 - 事件 - 作业触发）的装置的设计结构。 更具体地，SOC的集成事件监视器包括各自具有功能调试逻辑元件的功能核心。 核心连接到链接功能调试逻辑元件的互连结构。 每个功能调试逻辑元件专门用于其相应核心的功能，其中功能调试逻辑元件产生功能特定系统事件表。 系统事件相对于相关联的核心是特定于功能的，其中系统事件包括交易事件，控制器事件，处理器事件，互连结构仲裁器事件，互连接口核心事件，高速串行链路核心事件和/或编解码器事件 。

公开(公告)号：US20080212977A1

公开(公告)日：2008-09-04

申请号：US11772378

申请日：2007-07-02

申请人： Gary R. Doyle ,  Kenneth J. Goodnow ,  Riyon W. Harding ,  Francis A. Kampf ,  Jason M. Norman ,  Sebastian T. Ventrone

发明人： Gary R. Doyle ,  Kenneth J. Goodnow ,  Riyon W. Harding ,  Francis A. Kampf ,  Jason M. Norman ,  Sebastian T. Ventrone

IPC分类号： H04B10/00

CPC分类号： G02B6/43

摘要： An optical transmission method. Signal transmissions between cores of an integrated circuit are performed. Each signal transmission is between two cores of a different pair of cores of the integrated circuit. Each signal transmission includes transmission of an optical signal in the visible or infrared portion of the electromagnetic spectrum at a wavelength that is specific to each different pair of cores and is a different wavelength for each different pair of cores. There is no overhead for decoding or arbitration in preforming the signal transmissions that would otherwise exist if a same wavelength for the optical signals were permitted for pairs of cores of the different pairs of cores.

摘要翻译： 光传输方法。 执行集成电路的核心之间的信号传输。 每个信号传输在集成电路的不同核心的两个核之间。 每个信号传输包括以对于每个不同的核对特定的波长的电磁光谱的可见光或红外部分中的光信号的传输，并且对于每个不同的一对核心是不同的波长。 如果对于不同核心对的核对允许相同的光信号波长，则在进行信号传输时，没有解码或仲裁的开销。

公开(公告)号：US07107469B2

公开(公告)日：2006-09-12

申请号：US10604328

申请日：2003-07-11

申请人： Rafael Blanco ,  John M. Cohn ,  Kenneth J. Goodnow ,  Douglas W. Stout ,  Sebastian T. Ventrone

发明人： Rafael Blanco ,  John M. Cohn ,  Kenneth J. Goodnow ,  Douglas W. Stout ,  Sebastian T. Ventrone

IPC分类号： G06F1/32 ,  G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/3287 ,  G11C5/144 ,  G11C5/147 ,  G11C2207/2227 ,  Y02D10/171

摘要： A structure and associated method of processing data on a semi-conductor device comprising an input island, a processing island, and an output island formed on the semiconductor device. The input island is adapted to accept a specified amount of data and enable a means for providing a first specified voltage for powering the processing island after accepting the specified amount of data. The processing island is adapted to receive and process the specified amount of data from the input island upon powering the processing island by the first specified voltage. The output island is adapted to be powered by a second specified voltage. The processing island is further adapted to transmit the processed data to the output island upon said powering by the second specified voltage. The first specified voltage is adapted to be disabled thereby removing power from processing island upon completion of transmission of the processed data to the output island.

摘要翻译： 一种在半导体器件上处理数据的结构和相关方法，包括形成在半导体器件上的输入岛，处理岛和输出岛。 输入岛适于接收指定数量的数据，并且能够在接受指定数量的数据之后启用用于提供用于为处理岛供电的第一指定电压的装置。 处理岛适于在对处理岛供电第一指定电压时从输入岛接收和处理指定量的数据。 输出岛适于由第二规定电压供电。 处理岛还适于在所述第二规定电压的供电时将经处理的数据发送到输出岛。 第一指定电压适于被禁用，从而在完成将处理的数据传输到输出岛时从处理岛去除功率。

公开(公告)号：US06825711B2

公开(公告)日：2004-11-30

申请号：US10249684

申请日：2003-04-30

申请人： John M. Cohn ,  Kenneth J. Goodnow ,  Scott W. Gould ,  Douglas W. Stout ,  Sebastian T. Ventrone

发明人： John M. Cohn ,  Kenneth J. Goodnow ,  Scott W. Gould ,  Douglas W. Stout ,  Sebastian T. Ventrone

IPC分类号： G05F110

CPC分类号： G06F1/3296 ,  G06F1/3203 ,  Y02D10/172

摘要： An integrated circuit, method and system providing finer granularity dynamic voltage control without performance loss. The invention provides a means for dynamically changing a voltage level of at least one stage on a critical path for a particular cycle. In this way, optimum voltages can be provided to the stages for the given expectation.

摘要翻译： 一种集成电路，方法和系统，提供更精细的粒度动态电压控制，无需性能损失。 本发明提供了用于在特定周期中动态地改变关键路径上的至少一个级的电压电平的装置。 以这种方式，可以为给定期望的阶段提供最佳电压。

公开(公告)号：US06275968B1

公开(公告)日：2001-08-14

申请号：US09129921

申请日：1998-08-06

申请人： Alvar A. Dean ,  Kenneth J. Goodnow ,  Sebastian T. Ventrone

发明人： Alvar A. Dean ,  Kenneth J. Goodnow ,  Sebastian T. Ventrone

IPC分类号： G06F1750

CPC分类号： G06F1/32 ,  G06F1/04 ,  G06F17/505

摘要： According to the preferred embodiment, a device and method for reducing power consumption by reducing unneeded node toggling is provided. The preferred embodiment reduces unneeded toggling that commonly occurs in many types of logic circuits. The preferred embodiment reduces unneeded node toggling in a circuit by holding a portion of the device at the previous output until the all the inputs have stabilized to their final value during each clock cycle. This reduces power consumption in the device that would normally occur due to unnecessary node toggling.

摘要翻译： 根据优选实施例，提供了一种通过减少不需要的节点切换来降低功耗的装置和方法。 优选实施例减少了通常在许多类型的逻辑电路中发生的不必要的切换。 优选实施例通过将设备的一部分保持在先前输出来减少电路中的不需要的节点切换，直到所有输入在每个时钟周期内稳定到其最终值。 这减少了由于不必要的节点切换而通常发生的设备中的功耗。

公开(公告)号：US6167524A

公开(公告)日：2000-12-26

申请号：US56300

申请日：1998-04-06

申请人： Kenneth J. Goodnow ,  Michel S. Michail ,  Janak G. Patel ,  Wilbur D. Pricer ,  Sebastian T. Ventrone

发明人： Kenneth J. Goodnow ,  Michel S. Michail ,  Janak G. Patel ,  Wilbur D. Pricer ,  Sebastian T. Ventrone

IPC分类号： G06F1/32 ,  G06F9/38 ,  G06F1/26 ,  G06F1/28 ,  G06F1/30

CPC分类号： G06F9/3885 ,  G06F1/3203 ,  G06F1/3287 ,  G06F9/3836 ,  G06F9/3842 ,  G06F9/3869 ,  Y02D10/171

摘要： An apparatus and method controlling power consumption in portable personal computers by dynamically allocating power to the system logic. Expected total power consumption is calculated and compared to an optimum power efficiency value. The expected power consumption values for each execution unit are stored in a look-up table in actual or compressed form. If the expected total power consumption value exceeds the power efficiency value, selected execution units are made inactive. Conversely, if the power efficiency value exceeds the expected total power consumption value, execution unit functions are added in order to maintain a level current demand on the battery.

摘要翻译： 一种通过动态分配系统逻辑电力来控制便携式个人计算机中的功耗的装置和方法。 计算总功耗，并将其与最佳功率效率值进行比较。 每个执行单元的预期功耗值以实际或压缩形式存储在查找表中。 如果预期的总功耗值超过功率效率值，则使所选择的执行单元无效。 相反，如果功率效率值超过预期的总功耗值，则添加执行单元功能以便保持对电池的电平电流需求。

公开(公告)号：US6097241A

公开(公告)日：2000-08-01

申请号：US159898

申请日：1998-09-24

申请人： Claude L. Bertin ,  Alvar A. Dean ,  Kenneth J. Goodnow ,  Wilbur D. Pricer ,  William R. Tonti

发明人： Claude L. Bertin ,  Alvar A. Dean ,  Kenneth J. Goodnow ,  Wilbur D. Pricer ,  William R. Tonti

IPC分类号： G06F1/32 ,  H03K3/01

CPC分类号： G06F1/3203 ,  G06F1/3296 ,  Y02B60/1285

摘要： An integrated circuit such as an ASIC device having partitioned functional units with independent threshold voltage control. A first partition is always operated in a normal mode, while subsequent partitions are maintained in a standby mode until a transition is detected at the input of the first partition. The subsequent partitions are switched to the normal mode by lowering the body voltage applied to the devices with each partition. A pulse stretcher is used to keep a partition in a normal mode for a predetermined period of time after the transition is detected.

摘要翻译： 诸如具有独立阈值电压控制的具有分区功能单元的ASIC器件的集成电路。 第一分区总是以正常模式操作，而后续分区保持在待机模式，直到在第一分区的输入处检测到转换。 随后的分区通过降低施加到每个分区的设备的体电压而切换到正常模式。 在检测到转换之后，使用脉冲展开器将分区保持在正常模式下预定的时间段。

公开(公告)号：US08291357B2

公开(公告)日：2012-10-16

申请号：US11869179

申请日：2007-10-09

申请人： Serafino Bueti ,  Adam J. Courchesne ,  Kenneth J. Goodnow ,  Todd E. Leonard ,  Peter A. Sandon ,  Peter A. Twombly ,  Charles S. Woodruff

发明人： Serafino Bueti ,  Adam J. Courchesne ,  Kenneth J. Goodnow ,  Todd E. Leonard ,  Peter A. Sandon ,  Peter A. Twombly ,  Charles S. Woodruff

IPC分类号： G06F9/45

CPC分类号： H01L23/544 ,  H01L23/5286 ,  H01L2223/5444 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/00

摘要： Disclosed are embodiments of on-chip identification circuitry. In one embodiment, pairs of conductors (e.g., metal pads, vias, lines) are formed within one or more metallization layers. The distance between the conductors in each pair is predetermined so that, given known across chip line variations, there is a random chance (i.e., an approximately 50/50 chance) of a short. In another embodiment different masks form first conductors (e.g., metal lines separated by varying distances and having different widths) and second conductors (e.g., metal vias separated by varying distances and having equal widths). The first and second conductors alternate across the chip. Due to the different separation distances and widths of the first conductors, the different separation distances of the second conductors and, random mask alignment variations, each first conductor can short to up to two second conductors. In each embodiment the resulting pattern of shorts and opens, can be used as an on-chip identifier or private key.

摘要翻译： 公开了片上识别电路的实施例。 在一个实施例中，在一个或多个金属化层内形成导体对（例如，金属焊盘，通孔，线）。 每对中的导体之间的距离是预先确定的，因此，在已知的跨越芯片线的变化中，存在短路的随机机会（即，大约50/50的几率）。 在另一个实施例中，不同的掩模形成第一导体（例如，由变化的距离分隔并具有不同宽度的金属线）和第二导体（例如，通过变化的距离分开并具有相等宽度的金属通孔）。 第一和第二导体在芯片之间交替。 由于第一导体的分离距离和宽度不同，第二导体的不同间隔距离和随机掩模对准变化，每个第一导体可以短至多达两个第二导体。 在每个实施例中，所得到的短路和开路模式可用作片上标识符或私钥。

公开(公告)号：US20120126836A1

公开(公告)日：2012-05-24

申请号：US12951515

申请日：2010-11-22

申请人： Jonathan P. Ebbers ,  Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

发明人： Jonathan P. Ebbers ,  Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

IPC分类号： G01R27/26

CPC分类号： B81C99/003 ,  B81B2203/0118

摘要： A MEMS component is monitored to determine its status. Sensors are deployed to sense the MEMS component and produce detection signals that are analyzed to determine the MEMS component state. An indicator device alerts a user of the status, particularly if the MEMS component has failed. Additionally, the MEMS component monitoring system may be practiced as a design structure encoded on computer readable storage media as part of a circuit design system.

摘要翻译： 监测MEMS组件以确定其状态。 部署传感器以感测MEMS组件并产生被分析以检测MEMS组件状态的检测信号。 指示器设备向用户通知状态，特别是如果MEMS组件出现故障。 另外，作为电路设计系统的一部分，可以将MEMS部件监视系统实施为在计算机可读存储介质上编码的设计结构。

公开(公告)号：US08122273B2

公开(公告)日：2012-02-21

申请号：US11870575

申请日：2007-10-11

申请人： Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith Williams ,  Charles S. Woodruff

发明人： Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith Williams ,  Charles S. Woodruff

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/26

摘要： A method and structure to optimize computational efficiency in a low-power environment. A design structure is embodied in a machine readable medium used in a design process. The design structure includes a component to determine an optimal point for maximizing computational efficiency in a low-power environment, and a component to selectively control operation of at least one processing unit of a plurality of processing units in accordance with the determined optimal point. The design structure further includes at least one of a component for controlling a frequency of a clock signal transmitted to the at least one processing unit in accordance with the determined optimal point, and a component for determining a present power available.

摘要翻译： 一种在低功耗环境下优化计算效率的方法和结构。 设计结构体现在在设计过程中使用的机器可读介质中。 该设计结构包括确定用于在低功率环境中最大化计算效率的最佳点的组件，以及根据所确定的最佳点选择性地控制多个处理单元的至少一个处理单元的操作的组件。 该设计结构还包括用于根据确定的最佳点来控制发送到至少一个处理单元的时钟信号的频率的组件和用于确定当前可用功率的组件中的至少一个。