公开(公告)号：US20120304038A1

公开(公告)日：2012-11-29

申请号：US13570180

申请日：2012-08-08

申请人： William H. Radke

发明人： William H. Radke

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G06F11/1008 ,  G06F11/1072 ,  H03M13/256 ,  H03M13/2909

摘要： Apparatus and methods store error recovery data in different dimensions of a memory array. For example, in one dimension, block error correction codes (ECC) are used, and in another dimension, supplemental error correction codes, such as convolutional codes, are used. By using separate dimensions, the likelihood that a defect affects both error recovery techniques is lessened, thereby increasing the probability that error recovery can be performed successfully. In one example, block error correction codes are used for data stored along rows, and this data is stored in one level of multiple-level cells of the array. Supplemental error correction codes are used for data stored along columns, such as along the cells of a string, and the supplemental error correction codes are stored in a different level than the error correction codes.

摘要翻译： 设备和方法存储存储器阵列的不同维度的错误恢复数据。 例如，在一个维度中，使用块纠错码（ECC），并且在另一维度中，使用补码纠错码，例如卷积码。 通过使用单独的维度，缺陷影响两种错误恢复技术的可能性减弱，从而增加了可以成功执行错误恢复的概率。 在一个示例中，块错误校正码用于沿着行存储的数据，并且该数据被存储在阵列的多级单元中。 补充纠错码用于沿列存储的数据，例如沿着字符串的单元格，并且补充纠错码存储在与纠错码不同的电平上。

公开(公告)号：US20120290902A1

公开(公告)日：2012-11-15

申请号：US13556593

申请日：2012-07-24

申请人： William H. Radke

发明人： William H. Radke

IPC分类号： H03M13/23 ,  G06F11/10

CPC分类号： G06F12/0223 ,  G06F11/1068 ,  G06F12/0246 ,  G06F2212/2022 ,  G06F2212/7208 ,  G11C29/765

摘要： Apparatus and methods are disclosed, such as those that store data in a plurality of non-volatile integrated circuit memory devices, such as NAND flash, with convolutional encoding. A relatively high code rate for the convolutional code consumes relatively little extra memory space. In one embodiment, the convolutional code is spread over portions of a plurality of memory devices, rather than being concentrated within a page of a particular memory device. In one embodiment, a code rate of m/n is used, and the convolutional code is stored across n memory devices.

摘要翻译： 公开了诸如将数据存储在具有卷积编码的诸如NAND闪存的多个非易失性集成电路存储器件中的装置和方法。 卷积码的相对较高的码率消耗相对较小的额外的存储空间。 在一个实施例中，卷积码扩展到多个存储器件的部分上，而不是集中在特定存储器件的页面内。 在一个实施例中，使用m / n的码率，并且卷积码被存储在n个存储器装置中。

公开(公告)号：US08296510B2

公开(公告)日：2012-10-23

申请号：US13295616

申请日：2011-11-14

申请人： William H. Radke ,  Michael Murray ,  Martin Ragnar Furuhjelm ,  John Geldman

发明人： William H. Radke ,  Michael Murray ,  Martin Ragnar Furuhjelm ,  John Geldman

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0246 ,  G06F2212/1016 ,  G06F2212/1036 ,  G06F2212/7201 ,  G06F2212/7211 ,  G11C16/349 ,  G11C2211/5641

摘要： Methods and apparatus for managing data storage in hybrid memory devices utilizing single level and multi level memory cells. Logical addresses can be distributed between single level and multilevel memory cells based on a frequency of write operations performed. Initial storage of data corresponding to a logical address in memory can be determined by various methods including initially writing all data to single level memory or initially writing all data to multilevel memory. Other methods permit a host to direct logical address writes to single level or multilevel memory cells based on anticipated usage.

摘要翻译： 用于使用单级和多级存储器单元来管理混合存储器件中的数据存储的方法和装置。 逻辑地址可以基于执行的写操作的频率在单级和多级存储器单元之间分配。 可以通过各种方法来确定与存储器中的逻辑地址相对应的数据的初始存储，包括首先将所有数据写入单级存储器或者首先将所有数据写入多级存储器。 其他方法允许主机根据预期用途将逻辑地址写入指向单级或多级存储器单元。

公开(公告)号：US08281061B2

公开(公告)日：2012-10-02

申请号：US12059831

申请日：2008-03-31

申请人： William H. Radke ,  Vishal Sarin ,  Jung-Sheng Hoei

发明人： William H. Radke ,  Vishal Sarin ,  Jung-Sheng Hoei

IPC分类号： G06F13/00 ,  G06F13/28 ,  G06F11/00

CPC分类号： G06F11/1072 ,  G06F12/0246 ,  G06F2212/7205 ,  G06F2212/7208 ,  G11C11/5628 ,  G11C29/52 ,  G11C2211/5641

摘要： Methods and apparatus for managing data storage in memory devices utilizing memory arrays of varying density memory cells. Data can be initially stored in lower density memory. Data can be further read, compacted, conditioned and written to higher density memory as background operations. Methods of data conditioning to improve data reliability during storage to higher density memory and methods for managing data across multiple memory arrays are also disclosed.

摘要翻译： 用于利用不同密度存储单元的存储器阵列来管理存储器件中的数据存储的方法和装置。 数据最初可以存储在较低密度的存储器中。 可以将数据进一步读取，压缩，调节并写入高密度存储器作为后台操作。 还公开了用于在存储到更高密度存储器期间提高数据可靠性的数据调节方法以及用于跨多个存储器阵列管理数据的方法。

公开(公告)号：US08122321B2

公开(公告)日：2012-02-21

申请号：US12852923

申请日：2010-08-09

申请人： Brady L. Keays ,  Shuba Swaminathan ,  William H. Radke

发明人： Brady L. Keays ,  Shuba Swaminathan ,  William H. Radke

IPC分类号： G11C29/00

CPC分类号： G06F11/10 ,  G06F11/1048 ,  H03M13/132 ,  H03M13/1515

摘要： Methods of data handling include receiving data having a previously-generated error correction code and generating one or more error correction codes for the data, with each error correction code corresponding to the data having one or more particular bits of the data in differing data states. Such methods further include comparing the generated one or more error correction codes to the previously-generated error correction code, and if a particular one of the generated one or more error correction codes matches the previously-generated error correction code, transmitting the data having its one or more particular bits in the data states corresponding to that particular one of the generated one or more error correction codes. Methods of data handling may further include prioritizing the error correction in response to at least locations of known bad or questionable bits of the data.

摘要翻译： 数据处理的方法包括接收具有先前生成的纠错码的数据并且生成数据的一个或多个纠错码，其中每个纠错码对应于具有不同数据状态的数据的一个或多个特定比特的数据。 这样的方法还包括将生成的一个或多个纠错码与先前生成的纠错码进行比较，如果生成的一个或多个纠错码中的特定一个与先前生成的纠错码匹配，则发送具有其 所述数据状态中的一个或多个特定位对应于所生成的一个或多个纠错码中的特定位。 数据处理的方法还可以包括响应于数据的已知不良或可疑位的至少位置来对纠错进行优先排序。

公开(公告)号：US20120042225A1

公开(公告)日：2012-02-16

申请号：US13281007

申请日：2011-10-25

申请人： William H. Radke

发明人： William H. Radke

IPC分类号： H03M13/29 ,  G06F11/10

CPC分类号： G06F11/1068 ,  G11C7/1006 ,  H03M13/2906 ,  H03M13/2933

摘要： Apparatus and methods store stream-based error recovery data for a memory array, such as a NAND flash array. Conventionally, data is block coded per industry specification and stored in the memory array. Within the limits of the block code, this technique provides for correction of errors. By applying a stream-based inner code, that is, concatenating the outer block code with an outer code, the error correction can be further enhanced, enhancing the reliability of the device. This can also permit a relatively small-geometry device to be used in a legacy application.

摘要翻译： 装置和方法存储用于诸如NAND闪存阵列的存储器阵列的基于流的错误恢复数据。 通常，数据按行业规范进行块编码并存储在存储器阵列中。 在块代码的限制内，该技术提供错误的校正。 通过应用基于流的内部代码，即，将外部块代码与外部代码连接，可以进一步增强错误校正，增强设备的可靠性。 这也可以允许在遗留应用中使用相对小的几何设备。

公开(公告)号：US20120008399A1

公开(公告)日：2012-01-12

申请号：US13235995

申请日：2011-09-19

申请人： Jung-Sheng Hoei ,  Jonathan Pabustan ,  Vishal Sarin ,  William H. Radke ,  Frankie F. Roohparvar

发明人： Jung-Sheng Hoei ,  Jonathan Pabustan ,  Vishal Sarin ,  William H. Radke ,  Frankie F. Roohparvar

IPC分类号： G11C16/04

CPC分类号： G11C16/26 ,  G11C5/063 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10

摘要： Methods of operating memories facilitate compensating for memory cell signal line propagation delays, such as to increase the overall threshold voltage range and non-volatile memory cell states available. Methods include selecting a memory cell signal line of a memory and characterizing the memory cell signal line by determining an RC time constant of the memory cell signal line.

摘要翻译： 操作存储器的方法有助于补偿存储器单元信号线传播延迟，例如增加总体阈值电压范围和可用的非易失性存储器单元状态。 方法包括通过确定存储单元信号线的RC时间常数来选择存储器的存储单元信号线并表征存储单元信号线。

公开(公告)号：US08051358B2

公开(公告)日：2011-11-01

申请号：US11774316

申请日：2007-07-06

申请人： William H. Radke

发明人： William H. Radke

IPC分类号： G11C29/00

CPC分类号： G06F11/1008 ,  G06F11/1072 ,  H03M13/256 ,  H03M13/2909

摘要： Apparatus and methods store error recovery data in different dimensions of a memory array. For example, in one dimension, block error correction codes (ECC) are used, and in another dimension, supplemental error correction codes, such as convolutional codes, are used. By using separate dimensions, the likelihood that a defect affects both error recovery techniques is lessened, thereby increasing the probability that error recovery can be performed successfully. In one example, block error correction codes are used for data stored along rows, and this data is stored in one level of multiple-level cells of the array. Supplemental error correction codes are used for data stored along columns, such as along the cells of a string, and the supplemental error correction codes are stored in a different level than the error correction codes.

摘要翻译： 设备和方法存储存储器阵列的不同维度的错误恢复数据。 例如，在一个维度中，使用块纠错码（ECC），并且在另一维度中，使用补码纠错码，例如卷积码。 通过使用单独的维度，缺陷影响两种错误恢复技术的可能性减弱，从而增加了可以成功执行错误恢复的概率。 在一个示例中，块错误校正码用于沿着行存储的数据，并且该数据被存储在阵列的多级单元中。 补充纠错码用于沿列存储的数据，例如沿着字符串的单元格，并且补充纠错码存储在与纠错码不同的电平上。

公开(公告)号：US20110185254A1

公开(公告)日：2011-07-28

申请号：US13080299

申请日：2011-04-05

申请人： William H. Radke ,  Shuba Swaminathan ,  Brady L. Keays

发明人： William H. Radke ,  Shuba Swaminathan ,  Brady L. Keays

IPC分类号： H03M13/29 ,  G06F11/10

CPC分类号： H03M13/096 ,  G06F11/1008

摘要： Data is read from a memory array. Before being stored in a data buffer, a Hamming code detection operation and a Reed-Solomon code detection operation are operated in parallel to determine if the data word has any errors. The results of the parallel detection operations are communicated to a controller circuit. If an error is present that can be corrected by the Hamming code correction operation, this is performed and the Reed-Solomon code detection operation is performed on the corrected word. If the error is uncorrectable by the Hamming code, the Reed-Solomon code correction operation is performed on the word.

摘要翻译： 从存储器阵列中读取数据。 在存储在数据缓冲器中之前，并行地操作汉明码检测操作和里德 - 所罗门码检测操作，以确定数据字是否具有任何错误。 并行检测操作的结果被传送到控制器电路。 如果存在可以通过汉明码校正操作来校正的错误，则执行该校正字，并且对校正字执行里德 - 所罗门码检测操作。 如果汉明码不能校正错误，则对该字执行里德 - 所罗门码修正操作。

公开(公告)号：US20110122717A1

公开(公告)日：2011-05-26

申请号：US13017168

申请日：2011-01-31

申请人： Vishal Sarin ,  William H. Radke ,  Dzung H. Nguyen

发明人： Vishal Sarin ,  William H. Radke ,  Dzung H. Nguyen

IPC分类号： G11C29/04

CPC分类号： G11C29/848

摘要： Controllers and memory devices are provided. In an embodiment, a controller is configured to address a non-defective column of memory cells of a memory device in place of a defective column of memory cells of the memory device in response to receiving an address of the defective column of memory cells from the memory device. In another embodiment, a memory device has columns of memory cells and is configured to receive an external address that addresses a non-defective column of memory cells of a sequence of columns of memory cells of the memory device in place of a defective column of memory cells of the sequence of columns of memory cells such that the non-defective column replaces the defective column. The non-defective column is a proximate non-defective column following the defective column in the sequence of columns that is available to replace the defective column.

摘要翻译： 提供控制器和存储器件。 在一个实施例中，控制器被配置为响应于接收来自存储器单元的存储器单元的缺陷列的地址，来代替存储器件的存储器单元的无缺陷列来代替存储器件的存储器单元的缺陷列 存储设备。 在另一个实施例中，存储器设备具有存储单元的列，并且被配置为接收寻址存储器件的存储器单元列序列的无缺陷列的存储器单元的外部地址，而不是缺陷存储器列 存储单元列的序列的单元，使得无缺陷列替代缺陷列。 无缺陷列是可用于替换缺陷列的列序列中的缺陷列之后的邻近无缺陷列。