公开(公告)号：US20110154323A1

公开(公告)日：2011-06-23

申请号：US12645597

申请日：2009-12-23

申请人： Richard L. Arndt ,  Naresh Nayar ,  Christopher Francois ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Randal C. Swanberg

发明人： Richard L. Arndt ,  Naresh Nayar ,  Christopher Francois ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Randal C. Swanberg

IPC分类号： G06F9/455

CPC分类号： G06F9/45533 ,  G06F9/45541 ,  G06F2009/45575

摘要： A mechanism is provided in a logically partitioned data processing system for controlling depth and latency of exit of a virtual processor's idle state. A virtualization layer generates a cede latency setting information (CLSI) data. Responsive to booting a logical partition, the virtualization layer communicates the CLSI data to an operating system (OS) of the logical partition. The OS determines, based on the CLSI data, a particular idle state of a virtual processor under a control of the OS. Responsive to the OS calling the virtualization layer, the OS communicates the particular idle state of the virtual processor to the virtualization layer for assigning the particular idle state and wake-up characteristics to the virtual processor.

摘要翻译： 在逻辑分区的数据处理系统中提供一种机制，用于控制虚拟处理器的空闲状态的退出的深度和等待时间。 一个虚拟化层产生一个雪松延迟设置信息（CLSI）数据。 响应于引导逻辑分区，虚拟化层将CLSI数据传送到逻辑分区的操作系统（OS）。 OS根据CLSI数据确定在OS控制下的虚拟处理器的特定空闲状态。 响应于调用虚拟化层的OS，OS将虚拟处理器的特定空闲状态传送到虚拟化层，以将特定的空闲状态和唤醒特性分配给虚拟处理器。

公开(公告)号：US20110154322A1

公开(公告)日：2011-06-23

申请号：US12644749

申请日：2009-12-22

申请人： Naresh Nayar ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Malcolm S. Ware

发明人： Naresh Nayar ,  Karthick Rajamani ,  Freeman L. Rawson, III ,  Malcolm S. Ware

IPC分类号： G06F9/455 ,  G06F9/46

CPC分类号： G06F9/45533 ,  G06F1/324 ,  G06F9/5077 ,  G06F9/5094 ,  G06F2209/5011 ,  Y02D10/126 ,  Y02D10/22 ,  Y02D10/26 ,  Y02D10/28 ,  Y02D10/36

摘要： A mechanism is provided for temporarily allocating dedicated processors to a shared processor pool. A virtual machine monitor determines whether a temporary allocation associated with an identified dedicated processor is long-term or short-term. Responsive to the temporary allocation being long-term, the virtual machine monitor determines whether an operating frequency of the identified dedicated processor is within a predetermined threshold of an operating frequency of one or more operating systems utilizing the shared processor pool. Responsive to the operating frequency of the identified dedicated processor failing to be within the predetermined threshold, the virtual machine monitor either increases or decreases the frequency of the identified dedicated processor to be within the predetermined threshold of the operating frequency of the one or more operating systems utilizing the shared processor pool and temporarily allocates the identified dedicated processor to the shared processor pool.

摘要翻译： 提供了一种用于将专用处理器临时分配给共享处理器池的机制。 虚拟机监视器确定与所识别的专用处理器相关联的临时分配是长期的还是短期的。 响应于长期的临时分配，虚拟机监视器确定所识别的专用处理器的工作频率是否在利用共享处理器池的一个或多个操作系统的操作频率的预定阈值内。 响应于所识别的专用处理器的操作频率不能在预定阈值内，虚拟机监视器将所识别的专用处理器的频率增加或降低在一个或多个操作系统的操作频率的预定阈值内 利用共享处理器池并临时将识别的专用处理器分配给共享处理器池。

公开(公告)号：US20110154083A1

公开(公告)日：2011-06-23

申请号：US12642098

申请日：2009-12-18

申请人： Richard L. Arndt ,  Naresh Nayar ,  Freeman L. Rawson, III ,  Randal C. Swanberg

发明人： Richard L. Arndt ,  Naresh Nayar ,  Freeman L. Rawson, III ,  Randal C. Swanberg

IPC分类号： G06F1/32

CPC分类号： G06F1/3203

摘要： A method, system and computer-usable medium are disclosed for managing power consumption in information processing systems. Processing resources are successively folded, allowing them to be placed into deeper and deeper power saving states while maintaining the ability to respond to new processing loads without exposing the latency of the deeper power saving states as they are unfolded. Before a deeper power saving state can be used, there must be sufficient processing resources in the prior power saving state to mask the latency of bringing a processing resource out of the deeper power saving state.

摘要翻译： 公开了一种用于管理信息处理系统中的功耗的方法，系统和计算机可用介质。 处理资源被连续地折叠，使得它们能够被放置在更深和更深的省电状态，同时保持对新的处理负载的响应能力，而不会暴露更深的省电状态在其展开时的延迟。 在可以使用更深的省电状态之前，在现有的省电状态下必须有足够的处理资源，以掩盖使处理资源脱离更深的省电状态的延迟。

公开(公告)号：US07743375B2

公开(公告)日：2010-06-22

申请号：US12163206

申请日：2008-06-27

申请人： Benjiman Lee Goodman ,  Milton Devon Miller, II ,  Naresh Nayar

发明人： Benjiman Lee Goodman ,  Milton Devon Miller, II ,  Naresh Nayar

IPC分类号： G06F9/455 ,  G06F3/00 ,  G06F12/00 ,  G06F15/167

CPC分类号： G06F9/5077 ,  G06F12/0646

摘要： An information handling system includes instruction processing nodes in respective physical partitions. A communications bus couples two information processing nodes together. Each node includes hardware resources such as CPUs, memories and I/O adapters. Prior to a command to merge the physical partitions, the communication bus exhibits a disabled state such that the two information processing nodes are effectively disconnected. After receiving a command to merge the physical partitions, the system enables the communication bus to effectively hot-plug the two nodes together. A modified master hypervisor in one node stores data structures detailing the hardware resources of the two nodes. The modified master may assign resources from one node to a logical partition in another node.

摘要翻译： 信息处理系统包括各个物理分区中的指令处理节点。 通信总线将两个信息处理节点耦合在一起。 每个节点包括硬件资源，如CPU，存储器和I / O适配器。 在合并物理分区的命令之前，通信总线呈现禁用状态，使得两个信息处理节点被有效地断开。 在接收到合并物理分区的命令之后，系统使通信总线能够有效地将两个节点热插拔。 一个节点中修改的主管理程序存储详细描述两个节点的硬件资源的数据结构。 修改的主机可以将资源从一个节点分配给另一个节点中的逻辑分区。

公开(公告)号：US20090307441A1

公开(公告)日：2009-12-10

申请号：US12403472

申请日：2009-03-13

申请人： David A. Hepkin ,  Carol B. Hernandez ,  Andrew T. Koch ,  Kyle A. Lucke ,  Naresh Nayar ,  Jorge R. Nogueras

发明人： David A. Hepkin ,  Carol B. Hernandez ,  Andrew T. Koch ,  Kyle A. Lucke ,  Naresh Nayar ,  Jorge R. Nogueras

IPC分类号： G06F12/00 ,  G06F9/455 ,  G06F1/26

CPC分类号： G06F11/0793 ,  G06F11/0712 ,  G06F11/0724 ,  G06F11/073 ,  G06F11/0745

摘要： Controlled partition shut-down is provided within a shared memory partition data processing system including a shared memory partition, a paging service partition, a hypervisor and a shared memory pool within physical memory. The hypervisor manages access to logical pages within the pool and page-out of pages from the pool to external paging storage via the paging service partition. A respective paging service stream exists between the paging service partition and hypervisor for each shared memory partition, with each stream including a stream state. The control method includes: responsive to a shut-down initiating event, notifying the paging service partition to shut down, and determining whether a shared memory partition is currently active, and if so, signaling the hypervisor to complete paging activity for the active memory partition and waiting for its stream state to enter a suspended or a completed state before automatically shutting down the paging service partition.

摘要翻译： 在共享存储器分区数据处理系统内提供受控的分区关闭，该系统包括物理存储器内的共享存储器分区，寻呼服务分区，管理程序和共享存储器池。 虚拟机管理程序通过寻呼服务分区管理对池内的逻辑页面和从页面到页面的页面的访问到外部分页存储。 在每个共享存储器分区的寻呼服务分区和管理程序之间存在相应的寻呼服务流，每个流包括流状态。 所述控制方法包括：响应关闭启动事件，通知所述寻呼服务分区关闭，以及确定共享存储器分区当前是否处于活动状态，如果是，则指示所述管理程序完成所述活动存储器分区的寻呼活动 并在自动关闭寻呼服务分区之前等待其流状态进入暂停状态或完成状态。

公开(公告)号：US20090307440A1

公开(公告)日：2009-12-10

申请号：US12403447

申请日：2009-03-13

申请人： Stuart Z. Jacobs ,  David A. Larson ,  Naresh Nayar ,  Wade B. Ouren

发明人： Stuart Z. Jacobs ,  David A. Larson ,  Naresh Nayar ,  Wade B. Ouren

IPC分类号： G06F12/00 ,  G06F12/02 ,  G06F9/455

CPC分类号： G06F11/0793 ,  G06F11/0712 ,  G06F11/0724 ,  G06F11/073 ,  G06F11/0745

摘要： Transparent hypervisor pinning of critical memory areas is provided for a shared memory partition data processing system. The transparent hypervisor pinning includes receiving at a hypervisor a hypervisor call initiated by a logical partition to register a logical memory area of the logical partition with the hypervisor. Responsive to this hypervisor call, the hypervisor transparently determines whether the logical memory is a critical memory area for access by the hypervisor. If the logical memory area is a critical memory area, then the hypervisor automatically pins the logical memory area to physical memory of the shared memory partition data processing system, thereby ensuring that the memory area will not be paged-out from physical memory to external storage, and thus ensuring availability of the logic memory area to the hypervisor.

摘要翻译： 为共享内存分区数据处理系统提供关键内存区域的透明管理程序固定。 透明管理程序钉扎包括在管理程序处接收由逻辑分区启动的管理程序调用，以向管理程序注册逻辑分区的逻辑存储器区域。 响应于该管理程序调用，管理程序透明地确定逻辑存储器是否是由管理程序访问的关键存储器区域。 如果逻辑存储器区域是关键存储器区域，则管理程序自动将逻辑存储器区域引导到共享存储器分区数据处理系统的物理存储器，从而确保存储区域不会从物理存储器到外部存储器 ，从而确保对管理程序的逻辑存储区的可用性。

公开(公告)号：US20090282210A1

公开(公告)日：2009-11-12

申请号：US12115613

申请日：2008-05-06

申请人： Peter Joseph Heyrman ,  Naresh Nayar ,  Gary Ross Ricard

发明人： Peter Joseph Heyrman ,  Naresh Nayar ,  Gary Ross Ricard

IPC分类号： G06F12/00

CPC分类号： G06F13/28

摘要： A method and apparatus for transparently handling recurring correctable errors to prevent costly system shutdowns for correctable memory errors or system failures from uncorrectable memory errors. When a high number of correctable errors are detected for a given memory location, the hypervisor moves the data associated with the memory location to an alternate physical memory location transparently to the partition such that the partition has no knowledge that the physical memory actualizing the memory location has been changed. Similarly, the hypervisor can move direct memory access (DMA) memory locations using an I/O translation table.

摘要翻译： 一种用于透明地处理重复的可纠正错误以防止由于不可校正的存储器错误而导致的可校正的存储器错误或系统故障的昂贵的系统关闭的方法和装置。 当对于给定的存储器位置检测到大量可校正错误时，管理程序将与存储器位置相关联的数据透明地移动到备用物理存储器位置到分区，使得分区不知道物理存储器实现存储器位置 已经变了。 类似地，管理程序可以使用I / O转换表移动直接存储器访问（DMA）存储器位置。

公开(公告)号：US20090164399A1

公开(公告)日：2009-06-25

申请号：US11959520

申请日：2007-12-19

申请人： Robert H. Bell, JR. ,  Louis Bennie Capps, JR. ,  Thomas Edward Cook ,  Thomas J. Dewkett ,  Naresh Nayar ,  Ronald Edward Newhart ,  Bernadette Ann Pierson ,  Michael Jay Shapiro

发明人： Robert H. Bell, JR. ,  Louis Bennie Capps, JR. ,  Thomas Edward Cook ,  Thomas J. Dewkett ,  Naresh Nayar ,  Ronald Edward Newhart ,  Bernadette Ann Pierson ,  Michael Jay Shapiro

IPC分类号： G06F15/76 ,  G06F15/18

CPC分类号： G06F9/5083

摘要： A multiprocessor system which includes automatic workload distribution. As threads execute in the multiprocessor system, an operating system or hypervisor continuously learns the execution characteristics of the threads and saves the information in thread-specific control blocks. The execution characteristics are used to generate thread performance data. As the thread executes, the operating system continuously uses the performance data to steer the thread to a core that will execute the workload most efficiently.

摘要翻译： 一个包含自动工作负载分配的多处理器系统。 当线程在多处理器系统中执行时，操作系统或管理程序将持续学习线程的执行特性，并将信息保存在线程特定的控制块中。 执行特性用于生成线程性能数据。 当线程执行时，操作系统会持续使用性能数据来将线程引导到最高效执行工作负载的内核。

公开(公告)号：US20090138660A1

公开(公告)日：2009-05-28

申请号：US11946249

申请日：2007-11-28

申请人： Robert H. Bell, JR. ,  Louis B. Capps, JR. ,  Thomas E. Cook ,  Michael J. Shapiro ,  Naresh Nayar

发明人： Robert H. Bell, JR. ,  Louis B. Capps, JR. ,  Thomas E. Cook ,  Michael J. Shapiro ,  Naresh Nayar

IPC分类号： G06F12/08

CPC分类号： G06F12/0831 ,  G06F2212/1028 ,  Y02D10/13

摘要： A snoop coherency method, system and program are provided for intervening a requested cache line from a plurality of candidate memory sources in a multiprocessor system on the basis of the sensed temperature or power dissipation value at each memory source. By providing temperature or power dissipation sensors in each of the candidate memory sources (e.g., at cores, cache memories, memory controller, etc.) that share a requested cache line, control logic may be used to determine which memory source should source the cache line by using the power sensor signals to signal only the memory source with acceptable power dissipation to provide the cache line to the requester.

摘要翻译： 提供窥探一致性方法，系统和程序，用于基于每个存储器源处的感测温度或功率耗散值，在多处理器系统中从多个候选存储器源插入所请求的高速缓存行。 通过在共享所请求的高速缓存行的每个候选存储器源（例如，在内核，高速缓冲存储器，存储器控制器等）中提供温度或功率耗散传感器，可以使用控制逻辑来确定哪个存储器源应该来源于高速缓存 通过使用功率传感器信号仅以可接受的功率消耗信号通知存储器源，以向请求器提供高速缓存线。

公开(公告)号：US07389400B2

公开(公告)日：2008-06-17

申请号：US11304136

申请日：2005-12-15

申请人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

发明人： Michael J. Corrigan ,  Paul LuVerne Godtland ,  Joaquin Hinojosa ,  Cathy May ,  Naresh Nayar ,  Edward John Silha

IPC分类号： G06F12/00

CPC分类号： G06F12/1036 ,  G06F12/126 ,  G06F2212/1016 ,  G06F2212/683

摘要： An apparatus and method selectively invalidate entries in an address translation cache instead of invalidating all, or nearly all, entries. One or more translation mode bits are provided in each entry in the address translation cache. These translation mode bits may be set according to the addressing mode used to create the cache entry. One or more “hint bits” are defined in an instruction that allow specifying which of the entries in the address translation cache are selectively preserved during an invalidation operation according to the value(s) of the translation mode bit(s). In the alternative, multiple instructions may be defined to preserve entries in the address translation cache that have specified addressing modes. In this manner, more intelligence is used to recognize that some entries in the address translation cache may be valid after a task or partition switch, and may therefore be retained, while other entries in the address translation cache are invalidated.

摘要翻译： 一种装置和方法选择性地使地址转换高速缓存中的条目无效，而不是使所有或几乎所有条目无效。 在地址转换高速缓存中的每个条目中提供一个或多个翻译模式位。 可以根据用于创建高速缓存条目的寻址模式来设置这些转换模式位。 在指令中定义一个或多个“提示位”，该指令允许根据翻译模式位的值来指定在无效操作期间选择性地保留地址转换高速缓存中的哪些条目。 在替代方案中，可以定义多个指令以保留具有指定寻址模式的地址转换高速缓存中的条目。 以这种方式，使用更多的智能来识别地址转换高速缓存中的一些条目在任务或分区切换之后可能是有效的，并且因此可以被保留，而地址转换高速缓存中的其他条目是无效的。