公开(公告)号：US20120131277A1

公开(公告)日：2012-05-24

申请号：US12952413

申请日：2010-11-23

申请人： Moon J. Kim

发明人： Moon J. Kim

IPC分类号： G06F12/08

CPC分类号： G06F12/0884 ,  G06F12/0806 ,  G06F12/0831 ,  G06F12/0833 ,  G06F12/0835 ,  G06F12/0877 ,  G06F2212/6012 ,  G06F2212/62 ,  G06F2212/621

摘要： In general, the present invention relates to data cache processing. Specifically, the present invention relates to a system that provides reconfigurable dynamic cache which varies the operation strategy of cache memory based on the demand from the applications originating from different external general processor cores, along with functions of a virtualized hybrid core system. The system includes receiving a data request, selecting an operational mode based on the data request and a predefined selection algorithm, and processing the data request based on the selected operational mode.

摘要翻译： 通常，本发明涉及数据高速缓存处理。 具体而言，本发明涉及一种提供可重新配置的动态高速缓存的系统，该系统可以根据来自不同的外部通用处理器核心的应用的需求以及虚拟混合核心系统的功能来改变高速缓冲存储器的操作策略。 该系统包括接收数据请求，基于数据请求选择操作模式和预定义的选择算法，以及基于所选择的操作模式处理数据请求。

公开(公告)号：US08121363B2

公开(公告)日：2012-02-21

申请号：US12137837

申请日：2008-06-12

申请人： Ndubuisi Chiakpo ,  Karl J. Duvalsaint ,  Moon J. Kim

发明人： Ndubuisi Chiakpo ,  Karl J. Duvalsaint ,  Moon J. Kim

IPC分类号： G06K9/54

CPC分类号： G06T1/20

摘要： The system permits sharing both thermographic image processing and visualization across a single universal platform, thus allowing for sharing of processor resources and visualization of thermographic images on a variety of imaging (client) devices without high-performance graphical display cards. In a typical embodiment, a (e.g., medical) thermographic image 2D linear registration algorithm is implemented on a Cell Broadband Engine processor, which has nine processor cores on a chip and has a 4-way SIMD unit for each core. This multi-core processor technological advancement allows for the development of a thermographic image processing system that is used for thermographic image capturing modalities. A platform is used to provide a generalized medical thermographic image capturing and processing system, which handles different types of medical thermographic image apparatuses on a single data processing platform.

摘要翻译： 该系统允许在单个通用平台上共享热成像图像处理和可视化，从而允许在不具有高性能图形显示卡的各种成像（客户端）设备上共享处理器资源和热成像图像的可视化。 在典型的实施例中，在Cell宽带引擎处理器上实现（例如，医学）热成像2D线性注册算法，该处理器在芯片上具有九个处理器核心，并且具有用于每个核心的4路SIMD单元。 这种多核处理器技术进步允许开发用于热成像图像捕获模式的热成像图像处理系统。 平台用于提供广泛的医疗热成像图像捕获和处理系统，其在单个数据处理平台上处理不同类型的医用热成像图像设备。

公开(公告)号：US08041772B2

公开(公告)日：2011-10-18

申请号：US11220961

申请日：2005-09-07

申请人： Riz S. Amanuddin ,  Jonghae Kim ,  Moon J. Kim ,  Eric C. Yee

发明人： Riz S. Amanuddin ,  Jonghae Kim ,  Moon J. Kim ,  Eric C. Yee

IPC分类号： G06F15/16 ,  G06F15/173

CPC分类号： H04W84/18 ,  H04L43/0817 ,  H04L67/104 ,  H04L67/1046 ,  H04L67/1059 ,  H04L67/1068 ,  H04L67/1093 ,  H04L67/12 ,  H04W24/00 ,  H04W72/04 ,  H04W74/06 ,  H04W88/16

摘要： The present invention provides a method, system and program product for deploying and allocating resources, and addressing threats in an autonomic sensor network ecosystem. Specifically, under the present invention, the autonomic sensor network ecosystem includes a set (e.g., one or more) of sensor networks each having a set of sensor peers and at least one super peer; a set of micro grid gateways; and a set of enterprise gateways. Each micro grid gateway is typically adapted to receive requests from a sensor network, an enterprise gateway, and/or another micro grid gateway. Moreover, each micro grid gateway includes a request broker for receiving the requests; a request queue manager for queuing the requests; a scheduler for scheduling the requests; and a resource manager for monitoring the set of sensor networks.

摘要翻译： 本发明提供了用于部署和分配资源以及解决自主传感器网络生态系统中的威胁的方法，系统和程序产品。 具体地说，在本发明的范围内，自主传感器网络生态系统包括一组（例如一个或多个）传感器网络，每个传感器网络具有一组传感器对等体和至少一个超级对等体; 一套微网格网关; 和一套企业网关。 每个微网格网关通常适于接收来自传感器网络，企业网关和/或另一微网格网关的请求。 此外，每个微网格网关包括用于接收请求的请求代理; 用于排队请求的请求队列管理器; 调度器，用于调度请求; 以及用于监测传感器网络集合的资源管理器。

公开(公告)号：US20100207585A1

公开(公告)日：2010-08-19

申请号：US12388797

申请日：2009-02-19

申请人： Karl J. Duvalsaint ,  Moon J. Kim

发明人： Karl J. Duvalsaint ,  Moon J. Kim

IPC分类号： H02J7/00

CPC分类号： H02J9/002 ,  H04B17/23 ,  H04W52/0235 ,  H04W52/0261 ,  H04W52/0277 ,  Y02D70/00

摘要： The present invention provides way to reserve power for electronic devices such as mobile devices. Specifically, under the present invention, a user can establish and/or change a setting/threshold corresponding to an amount of (battery) power available to the electronic device to be held in reserve. The setting can be a percentage of total available power (e.g., n %). Once set, this amount of power is held in reserve and is unavailable for use by the electronic device. Before to the total power available to the device is reduced to the amount of power set by the user (e.g., 1-n %), an alert will be issued. If the user wishes to use the power held in reserve, the user can input a previously established reserve power access code amount that will make the reserve power available to the electronic device.

摘要翻译： 本发明提供了用于为诸如移动设备的电子设备预留功率的方法。 具体地说，在本发明中，用户可以建立和/或更改与要保持的电子设备可用的（电池）电量相对应的设置/阈值。 该设置可以是总可用功率的百分比（例如，n％）。 一旦设置，这个功率量被保留并且不可用于电子设备。 之前，设备可用的总功率减少到用户设置的功率量（例如，1-n％），将发出警报。 如果用户希望使用保留的电力，则用户可以输入先前建立的将使备用电力可用于电子设备的备用电源访问代码量。

公开(公告)号：US20100131713A1

公开(公告)日：2010-05-27

申请号：US12275508

申请日：2008-11-21

申请人： Karl J. Duvalsaint ,  Daeik Kim ,  Moon J. Kim

发明人： Karl J. Duvalsaint ,  Daeik Kim ,  Moon J. Kim

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/084 ,  G06F12/0811

摘要： Specifically, under the present invention an available on-chip memory is coupled to another logic core or memory (e.g., cache) unit using a set of cache managers. Specifically, each cache manager is coupled to the input and output of a cache memory unit. This allows the assigned memory to become an extension of the same level cache, next level cache memory, or memory buffer. This also allows the recovery of a memory block whose logic core is not operational, and is used to improve cache memory performance of the system. It should be understood in advance the teachings herein are typically applied to a Multi-Core Processor (MCP), although this need not be the case

摘要翻译： 具体地说，在本发明中，使用一组缓存管理器将可用的片上存储器耦合到另一个逻辑核心或存储器（例如，高速缓存）单元。 具体地，每个高速缓存管理器耦合到高速缓冲存储器单元的输入和输出。 这允许分配的内存成为同一级缓存，下一级高速缓存或内存缓冲区的扩展。 这也允许恢复其逻辑内核不可操作的内存块，并用于提高系统的高速缓存内存性能。 应该预先理解这里的教导通常应用于多核处理器（MCP），尽管不一定是这种情况

公开(公告)号：US20100127730A1

公开(公告)日：2010-05-27

申请号：US12275521

申请日：2008-11-21

申请人： Choongyeun Cho ,  Elmer K. Corbin ,  Daeik Kim ,  Moon J. Kim

发明人： Choongyeun Cho ,  Elmer K. Corbin ,  Daeik Kim ,  Moon J. Kim

IPC分类号： H03K19/003

CPC分类号： H03K19/0016

摘要： The present invention enables fast transition between sleep and normal modes for circuits such as digital circuits. This invention utilizes chip internal charge transfer operations to put the circuit into fast sleep. The invention reduces external power involvement, and it expedites the sleep mode transition time by limiting charge transfers within the circuit. The fast sleep and fast wake-up enable more efficient power management of the system. This functionality also maximizes performance per power, and provides a more energy efficient computing architecture.

公开(公告)号：US20100064156A1

公开(公告)日：2010-03-11

申请号：US12208651

申请日：2008-09-11

申请人： Karl J. Duvalsaint ,  Harm P. Hofstee ,  Daeik Kim ,  Moon J. Kim

发明人： Karl J. Duvalsaint ,  Harm P. Hofstee ,  Daeik Kim ,  Moon J. Kim

IPC分类号： G06F1/08

CPC分类号： G06F9/5077 ,  Y02D10/22 ,  Y02D10/36

摘要： This invention describes an apparatus, computer architecture, method, operating system, compiler, and application program products for MPEs as well as virtualization in a symmetric MCP. The disclosure is applied to a generic microprocessor architecture with a set (e.g., one or more) of controlling elements (e.g., MPEs) and a set of groups of sub-processing elements (e.g., SPEs). Under this arrangement, MPEs and SPEs are organized in a way that a smaller number MPEs control the behavior of a group of SPEs. The apparatus enables virtualized control threads within MPEs to be assigned to different groups of SPEs for controlling the same. The apparatus further includes a MCP coupled to a power supply coupled with cores to provide a supply voltage to each core (or core group) and controlling-digital elements and multiple instances of sub-processing elements.

摘要翻译： 本发明描述了用于MPE的设备，计算机体系结构，方法，操作系统，编译器和应用程序产品以及对称MCP中的虚拟化。 本公开应用于具有一组（例如，一个或多个）控制元件（例如，MPE）和一组子处理元件（例如，SPE）的通用微处理器架构。 在这种安排下，MPEs和SPE的组织方式是以较小数量的MPE来控制一组SPE的行为。 该设备使得MPE内的虚拟化控制线程可以分配给不同的SPE组，以便控制它们。 该装置还包括耦合到与核耦合的电源的MCP以向每个核（或核心组）提供电源电压以及控制数字元件和子处理元件的多个实例。

公开(公告)号：US07577939B2

公开(公告)日：2009-08-18

申请号：US10608204

申请日：2003-06-27

申请人： Roberto J. Bayardo, Jr. ,  Yurdaer N. Doganata ,  Youssef Drissi ,  Tong-Haing Fin ,  Moon J. Kim ,  Lev Kozakov ,  Juan L. Rodriguez

发明人： Roberto J. Bayardo, Jr. ,  Yurdaer N. Doganata ,  Youssef Drissi ,  Tong-Haing Fin ,  Moon J. Kim ,  Lev Kozakov ,  Juan L. Rodriguez

IPC分类号： G06F9/44 ,  G06F15/16

CPC分类号： G06Q10/10 ,  G06F17/30011

摘要： Under the present invention source code can be shared among nodes in a peer-to-peer network. Specifically, source code to be shared will first be analyzed to identify a set of code patterns, assigned one or more predetermined categories based on the set of code patterns, and then selectively indexed. A developer desiring to use previously created source code when creating a new program can perform a context dependent search based on his/her working code to identify and retrieve relevant source code.

摘要翻译： 根据本发明，源代码可以在对等网络中的节点之间共享。 具体来说，将首先分析要共享的源代码以识别一组代码模式，基于代码模式集合分配一个或多个预定类别，然后选择性地编制索引。 希望在创建新程序时使用以前创建的源代码的开发人员可以根据他/她的工作代码执行与上下文相关的搜索，以识别和检索相关的源代码。

公开(公告)号：US20090190601A1

公开(公告)日：2009-07-30

申请号：US12019230

申请日：2008-01-24

申请人： Moon J. Kim ,  Juan Leon Rodriguez ,  Joshua M. Woods ,  Eric T.C. Yee

发明人： Moon J. Kim ,  Juan Leon Rodriguez ,  Joshua M. Woods ,  Eric T.C. Yee

IPC分类号： H04L12/56

CPC分类号： G06Q10/10 ,  H04L63/08 ,  H04L67/02 ,  H04L67/28 ,  H04L67/2838 ,  H04L67/38

摘要： An improved solution for Web services is provided. In an embodiment of the invention, a method for providing a virtual Web service includes: providing a Web service gatekeeper, where the gatekeeper acts as an access point to multiple private internal enterprise environments; and then the gatekeeper receives a request for access to one, or more, of these private internal enterprise environments.

摘要翻译： 提供了一种改进的Web服务解决方案。 在本发明的一个实施例中，一种用于提供虚拟Web服务的方法包括：提供Web服务网守，其中，网守作为多个私有内部企业环境的接入点; 然后，看门人接收到访问这些私有内部企业环境中的一个或多个的请求。

公开(公告)号：US20090138737A1

公开(公告)日：2009-05-28

申请号：US11946522

申请日：2007-11-28

申请人： Daeik Kim ,  Jonghae Kim ,  Moon J. Kim ,  James R. Moulic

发明人： Daeik Kim ,  Jonghae Kim ,  Moon J. Kim ,  James R. Moulic

IPC分类号： G06F1/32

CPC分类号： G06F1/324 ,  G06F1/32

摘要： An apparatus, method and program product for optimizing core performance and power in of a multi-core processor. The apparatus includes a multi-core processor coupled to a clock source providing a clock frequency to one or more cores, an independent power supply coupled to each core for providing a supply voltage to each core and a Phase-Locked Loop (PLL) circuit coupled to each core for dynamically adjusting the clock frequency provided to each core. The apparatus further includes a controller coupled to each core and being configured to collect performance data and power consumption data measured for each core and to adjust, using the PLL circuit, a supply voltage provided to a core, such that, the operational core frequency of the core is greater than a specification core frequency preset for the core and, such that, core performance and power consumption is optimized.

摘要翻译： 一种用于优化多核处理器的核心性能和功耗的设备，方法和程序产品。 该装置包括耦合到时钟源的多核处理器，其为一个或多个核心提供时钟频率，耦合到每个核心的独立电源，用于向每个核心提供电源电压，以及耦合到锁相环 到每个核心，用于动态调整提供给每个核心的时钟频率。 该装置还包括耦合到每个核心并被配置为收集针对每个核心测量的性能数据和功耗数据的控制器，并且使用PLL电路来调整提供给核心的电源电压，使得所述操作核心频率 核心大于为核心预设的规格核心频率，从而优化核心性能和功耗。