利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

94 条记录 (耗时 0.039 秒)

    Infrared image sensor
    83.
    发明授权
    Infrared image sensor 有权
    红外图像传感器

    公开(公告)号：US08487259B2

    公开(公告)日：2013-07-16

    申请号：US12882531

    申请日：2010-09-15

    申请人： Kyoung Lae Cho ,  Hyun Min Cho

    发明人： Kyoung Lae Cho ,  Hyun Min Cho

    IPC分类号： G01J5/20 ,  G01T1/24

    CPC分类号： H01L27/14632 ,  H01L27/14625 ,  H01L27/14627 ,  H01L27/14649

    摘要： An image sensor comprises a photoelectric conversion element receiving light to accumulate photocharges, and a wavelength conversion layer formed above the photoelectric conversion element to convert light within a first wavelength band into light within a second wavelength band shorter than the first wavelength band and supply the converted light to the photoelectric conversion element.

    摘要翻译： 图像传感器包括接收光以积累光电荷的光电转换元件，以及形成在光电转换元件上方的波长转换层，用于将第一波长带内的光转换为比第一波长带短的第二波长带内的光，并将经转换的 光到光电转换元件。

    Three dimensional image sensor
    84.
    发明授权
    Three dimensional image sensor 有权
    三维图像传感器

    公开(公告)号：US08233143B2

    公开(公告)日：2012-07-31

    申请号：US12587988

    申请日：2009-10-15

    申请人： Kyoung Lae Cho ,  Seung Hoon Lee ,  Dong Ki Min

    发明人： Kyoung Lae Cho ,  Seung Hoon Lee ,  Dong Ki Min

    IPC分类号： G01C3/00

    CPC分类号： G01B11/026 ,  G01S7/4816 ,  G01S17/102 ,  G01S17/46 ,  G01S17/89

    摘要： A depth sensor includes a light source, a detector, and a signal processor. The light source transmits a source signal to the target according to a transmit control signal having reference time points. The detector receives a reflected signal from the source signal being reflected from the target. The signal processor generates a plurality of sensed values by measuring respective portions of the reflected signal during respective time periods with different time delays from the reference time points. The signal processor determines a respective delay time for a maximum/minimum of the sensed values for determining the distance of the target.

    摘要翻译： 深度传感器包括光源，检测器和信号处理器。 光源根据具有参考时间点的发送控制信号将目标信号发送到目标。 检测器接收来自目标反射的源信号的反射信号。 信号处理器通过在从参考时间点起不同的时间延迟的各个时间段期间测量反射信号的各个部分来产生多个感测值。 信号处理器确定用于确定目标距离的感测值的最大值/最小值的相应延迟时间。

    Memory device and method of controlling read level
    85.
    发明授权
    Memory device and method of controlling read level 有权
    存储器件和控制读取电平的方法

    公开(公告)号：US07889563B2

    公开(公告)日：2011-02-15

    申请号：US12453974

    申请日：2009-05-28

    申请人： Kyoung Lae Cho ,  Donghun Yu

    发明人： Kyoung Lae Cho ,  Donghun Yu

    IPC分类号： G11C16/06

    CPC分类号： G11C16/26 ,  G11C7/06 ,  G11C11/5642 ,  G11C16/349 ,  G11C2207/068 ,  G11C2211/5634 ,  G11C2211/5644

    摘要： Provided are memory devices and read level controlling methods. A memory device may include: a memory cell array that includes a plurality of memory cells; a counter that counts a number of memory cells with a threshold voltage included in a reference threshold voltage interval among the plurality of memory cells; a first decision unit that compares the counted number of memory cells with a threshold value to thereby decide whether to set a read level based on the reference threshold voltage interval; and a second decision unit that generates a new reference threshold voltage interval based on the comparison result between the counted number of memory cells and the threshold value.

    摘要翻译： 提供了存储器件和读取电平控制方法。 存储器装置可以包括：包括多个存储器单元的存储单元阵列; 在所述多个存储器单元之间用参考阈值电压间隔中包含的阈值电压对多个存储单元进行计数的计数器; 第一判定单元，其将计数的存储单元数与阈值进行比较，从而基于参考阈值电压间隔决定是否设置读取电平; 以及第二判定单元，其基于计数的存储单元数与阈值之间的比较结果生成新的参考阈值电压间隔。

    Memory device and method of storing data
    86.
    发明申请
    Memory device and method of storing data 有权
    存储设备和存储数据的方法

    公开(公告)号：US20090292973A1

    公开(公告)日：2009-11-26

    申请号：US12453814

    申请日：2009-05-22

    申请人： Kwang Soo Seol ,  Sung Il Park ,  Kyoung Lae Cho ,  In Sung Joe

    发明人： Kwang Soo Seol ,  Sung Il Park ,  Kyoung Lae Cho ,  In Sung Joe

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/611 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00 ,  H03M13/13 ,  H03M13/15 ,  H03M13/27 ,  H03M13/2732 ,  H03M13/2906 ,  H03M13/3707 ,  H03M13/3715 ,  H03M13/47

    摘要： Memory devices and/or methods of storing memory data bits may be provided. A memory device may include a multi-level cell (MLC) array including a plurality of MLCs, an error correction unit configured to encode data to be recorded in an MLC, where the encoded data is converted to convert the encoded data into a codeword, an error pattern analysis unit configured to analyze a first data pattern included in the codeword corresponding to an error pattern included in the codeword and a data conversion unit configured to convert the analyzed first data pattern into a second data pattern. According to the above memory devices and/or methods, it may be possible to efficiently reduce a data error that occurs when the data is stored for a relatively long period of time, thereby improving reliability.

    摘要翻译： 可以提供存储器件和/或存储存储器数据位的方法。 存储器装置可以包括包括多个MLC的多级单元（MLC）阵列，错误校正单元，被配置为对要记录在MLC中的数据进行编码，其中编码数据被转换以将编码数据转换为码字， 错误模式分析单元，被配置为分析与码字中包含的错误模式相对应的码字中包含的第一数据模式;以及数据转换单元，被配置为将所分析的第一数据模式转换为第二数据模式。 根据上述存储器件和/或方法，可以有效地减少在数据存储较长时间段时发生的数据错误，从而提高可靠性。

    Memory device and method of storing data with error correction using codewords
    88.
    发明授权
    Memory device and method of storing data with error correction using codewords 有权
    使用码字进行纠错的存储装置和存储数据的方法

    公开(公告)号：US08301978B2

    公开(公告)日：2012-10-30

    申请号：US12453814

    申请日：2009-05-22

    申请人： Kwang Soo Seol ,  Sung II Park ,  Kyoung Lae Cho ,  In Sung Joe

    发明人： Kwang Soo Seol ,  Sung II Park ,  Kyoung Lae Cho ,  In Sung Joe

    IPC分类号： G11C29/00

    CPC分类号： H03M13/611 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00 ,  H03M13/13 ,  H03M13/15 ,  H03M13/27 ,  H03M13/2732 ,  H03M13/2906 ,  H03M13/3707 ,  H03M13/3715 ,  H03M13/47

    摘要： Memory devices and/or methods of storing memory data bits are provided. A memory device includes a multi-level cell (MLC) array including a plurality of MLCs, an error correction unit configured to encode data to be recorded in an MLC, where the encoded data is converted to convert the encoded data into a codeword, an error pattern analysis unit configured to analyze a first data pattern included in the codeword corresponding to an error pattern included in the codeword and a data conversion unit configured to convert the analyzed first data pattern into a second data pattern. According to the above memory devices and/or methods, it is possible to efficiently reduce a data error that occurs when the data is stored for a relatively long period of time, thereby improving reliability.

    摘要翻译： 提供了存储器件和/或存储存储器数据位的方法。 存储器件包括包括多个MLC的多电平单元（MLC）阵列，纠错单元，被配置为编码要记录在MLC中的数据，其中编码数据被转换以将编码数据转换为码字， 错误模式分析单元，被配置为分析与包括在码字中的错误模式相对应的码字中包含的第一数据模式;以及数据转换单元，被配置为将分析的第一数据模式转换为第二数据模式。 根据上述存储器件和/或方法，可以有效地减少在数据存储较长时间段时发生的数据错误，从而提高可靠性。

    MEMORY SYSTEM WITH INTERLEAVED ADDRESSING METHOD
    89.
    发明申请
    MEMORY SYSTEM WITH INTERLEAVED ADDRESSING METHOD 审中-公开
    具有异步寻址方法的记忆系统

    公开(公告)号：US20120246395A1

    公开(公告)日：2012-09-27

    申请号：US13426259

    申请日：2012-03-21

    申请人： Kyoung Lae Cho ,  Hong Rak Son ,  Eun Chu Oh

    发明人： Kyoung Lae Cho ,  Hong Rak Son ,  Eun Chu Oh

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0246 ,  G06F11/073 ,  G06F11/076 ,  G06F11/0793 ,  G06F12/0638

    摘要： Disclosed is a memory system which includes a nonvolatile memory device including a memory cell array having a plurality of word lines including a first set of word lines storing first data having a high bit error rate, and a second set of word lines storing second data having low bit error rate less than the high bit error rate, and a memory controller that during a program operation maps logical addresses for a portion of the first data and a portion of the second data onto a selected word line selected from the plurality of word lines.

    摘要翻译： 公开了一种包括非易失性存储器件的存储器系统，该非易失性存储器件包括具有多个字线的存储单元阵列，该多个字线包括存储具有高误码率的第一数据的第一组字线和存储具有第二数据的第二数据的第二组， 低位错误率低于高位误码率;以及存储器控制器，其在编程操作期间将用于所述第一数据的一部分和所述第二数据的一部分的逻辑地址映射到从所述多个字线中选择的所选字线上 。