公开(公告)号：US20060206649A1

公开(公告)日：2006-09-14

申请号：US11417943

申请日：2006-05-03

申请人： Stephen Papa ,  Carlton Amdahl ,  Michael Henderson ,  Don Agneta ,  Don Schiro ,  Dennis Smith

发明人： Stephen Papa ,  Carlton Amdahl ,  Michael Henderson ,  Don Agneta ,  Don Schiro ,  Dennis Smith

IPC分类号： G06F13/00

CPC分类号： G06F1/20 ,  G06F1/206 ,  G06F1/26 ,  G06F3/0601 ,  G06F9/4411 ,  G06F11/0748 ,  G06F11/0766 ,  G06F11/0793 ,  G06F11/2294 ,  G06F11/328 ,  G06F11/3466 ,  G06F11/3476 ,  G06F11/3495 ,  G06F13/385 ,  G06F13/4027 ,  G06F13/4081 ,  G06F13/409 ,  G06F21/305 ,  G06F21/31 ,  G06F2003/0692 ,  G06F2201/86 ,  H02P7/285 ,  H04L12/12 ,  H04L41/0213 ,  H04L41/0659 ,  H04L41/0806 ,  H04L41/12 ,  H04L41/22 ,  H04L43/00 ,  H04L49/90 ,  H04L49/9063 ,  H04L49/9073 ,  H04L67/1002 ,  H05K7/1492 ,  H05K7/207 ,  H05K7/20736 ,  Y02D50/40

摘要： A method of electrically coupling a central processing unit (CPU) of a network server to a plurality of network interface modules. The method comprises providing each of the plurality of network interface modules with a respective bus adapter chip to route an I/O bus having a first format from the central processing unit to a primary side of each of the plurality of bus adaptor chips and routing another I/O bus of the first format from a secondary side of each of the plurality of bus adapter chips to respective ones of the network interface modules. The bus adapter chips also provide for arbitered access along the I/O buses and isolation of the CPU from electrical disruption when one the network interface modules is removed.

公开(公告)号：US06324608B1

公开(公告)日：2001-11-27

申请号：US08943044

申请日：1997-10-01

申请人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

发明人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

IPC分类号： G06F1300

CPC分类号： G06F1/20 ,  G06F1/206 ,  G06F1/26 ,  G06F3/0601 ,  G06F9/4411 ,  G06F11/0748 ,  G06F11/0766 ,  G06F11/0793 ,  G06F11/2294 ,  G06F11/328 ,  G06F11/3466 ,  G06F11/3476 ,  G06F11/3495 ,  G06F13/385 ,  G06F13/4027 ,  G06F13/4081 ,  G06F13/409 ,  G06F21/305 ,  G06F21/31 ,  G06F2003/0692 ,  G06F2201/86 ,  H02P7/285 ,  H04L12/12 ,  H04L41/0213 ,  H04L41/0659 ,  H04L41/0806 ,  H04L41/12 ,  H04L41/22 ,  H04L43/00 ,  H04L49/90 ,  H04L49/9063 ,  H04L49/9073 ,  H04L67/1002 ,  H05K7/1492 ,  H05K7/207 ,  H05K7/20736 ,  Y02D50/40

摘要： Methods of removing and replacing data processing circuitry are provided comprising removing a network interface module from the computer without powering down the computer and removing an interface card from the network interface module. The further acts of replacing the interface card into the network interface module and replacing the network interface module into the computer without powering down the network computer are also performed in accordance with this method.

摘要翻译： 提供了删除和替换数据处理电路的方法，包括从计算机中移除网络接口模块而不关闭计算机并从网络接口模块移除接口卡。 根据该方法也进行将接口卡更换为网络接口模块并将网络接口模块更换为计算机而不关闭网络计算机的进一步动作。

公开(公告)号：US07263570B2

公开(公告)日：2007-08-28

申请号：US11417943

申请日：2006-05-03

申请人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

发明人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

IPC分类号： G06F13/00 ,  H05K5/00

CPC分类号： G06F1/20 ,  G06F1/206 ,  G06F1/26 ,  G06F3/0601 ,  G06F9/4411 ,  G06F11/0748 ,  G06F11/0766 ,  G06F11/0793 ,  G06F11/2294 ,  G06F11/328 ,  G06F11/3466 ,  G06F11/3476 ,  G06F11/3495 ,  G06F13/385 ,  G06F13/4027 ,  G06F13/4081 ,  G06F13/409 ,  G06F21/305 ,  G06F21/31 ,  G06F2003/0692 ,  G06F2201/86 ,  H02P7/285 ,  H04L12/12 ,  H04L41/0213 ,  H04L41/0659 ,  H04L41/0806 ,  H04L41/12 ,  H04L41/22 ,  H04L43/00 ,  H04L49/90 ,  H04L49/9063 ,  H04L49/9073 ,  H04L67/1002 ,  H05K7/1492 ,  H05K7/207 ,  H05K7/20736 ,  Y02D50/40

摘要： A method of electrically coupling a central processing unit (CPU) of a network server to a plurality of network interface modules. The method comprises providing each of the plurality of network interface modules with a respective bus adapter chip to route an I/O bus having a first format from the central processing unit to a primary side of each of the plurality of bus adaptor chips and routing another I/O bus of the first format from a secondary side of each of the plurality of bus adapter chips to respective ones of the network interface modules. The bus adapter chips also provide for arbitered access along the I/O buses and isolation of the CPU from electrical disruption when one the network interface modules is removed.

摘要翻译： 一种将网络服务器的中央处理单元（CPU）电耦合到多个网络接口模块的方法。 该方法包括为多个网络接口模块中的每一个提供相应的总线适配器芯片，以将具有第一格式的I / O总线从中央处理单元路由到多个总线适配器芯片中的每一个的初级侧，并路由另一个 第一格式的I / O总线从多个总线适配器芯片中的每一个的次级侧到相应的网络接口模块。 总线适配器芯片还提供沿着I / O总线的仲裁访问，并且当一个网络接口模块被移除时，CPU与电源中断的隔离。

公开(公告)号：US07065600B2

公开(公告)日：2006-06-20

申请号：US10808220

申请日：2004-03-23

申请人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

发明人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

IPC分类号： G06F13/00 ,  H05K5/00

CPC分类号： G06F1/20 ,  G06F1/206 ,  G06F1/26 ,  G06F3/0601 ,  G06F9/4411 ,  G06F11/0748 ,  G06F11/0766 ,  G06F11/0793 ,  G06F11/2294 ,  G06F11/328 ,  G06F11/3466 ,  G06F11/3476 ,  G06F11/3495 ,  G06F13/385 ,  G06F13/4027 ,  G06F13/4081 ,  G06F13/409 ,  G06F21/305 ,  G06F21/31 ,  G06F2003/0692 ,  G06F2201/86 ,  H02P7/285 ,  H04L12/12 ,  H04L41/0213 ,  H04L41/0659 ,  H04L41/0806 ,  H04L41/12 ,  H04L41/22 ,  H04L43/00 ,  H04L49/90 ,  H04L49/9063 ,  H04L49/9073 ,  H04L67/1002 ,  H05K7/1492 ,  H05K7/207 ,  H05K7/20736 ,  Y02D50/40

摘要： A method of electrically coupling a central processing unit (CPU) of a network server to a plurality of network interface modules. The method comprises providing each of the plurality of network interface modules with a respective bus adapter chip to route an I/O bus having a first format from the central processing unit to a primary side of each of the plurality of bus adaptor chips and routing another I/O bus of the first format from a secondary side of each of the plurality of bus adapter chips to respective ones of the network interface modules. The bus adapter chips also provide for arbitered access along the I/O buses and isolation of the CPU from electrical disruption when one the network interface modules is removed.

摘要翻译： 一种将网络服务器的中央处理单元（CPU）电耦合到多个网络接口模块的方法。 该方法包括为多个网络接口模块中的每一个提供相应的总线适配器芯片，以将具有第一格式的I / O总线从中央处理单元路由到多个总线适配器芯片中的每一个的初级侧，并路由另一个 第一格式的I / O总线从多个总线适配器芯片中的每一个的次级侧到各个网络接口模块。 总线适配器芯片还提供沿着I / O总线的仲裁访问，并且当一个网络接口模块被移除时，CPU与电源中断的隔离。

公开(公告)号：US06742069B2

公开(公告)日：2004-05-25

申请号：US10016296

申请日：2001-10-30

申请人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

发明人： Stephen E. J. Papa ,  Carlton G. Amdahl ,  Michael G. Henderson ,  Don Agneta ,  Don Schiro ,  Dennis H. Smith

IPC分类号： G06F1300

CPC分类号： G06F1/20 ,  G06F1/206 ,  G06F1/26 ,  G06F3/0601 ,  G06F9/4411 ,  G06F11/0748 ,  G06F11/0766 ,  G06F11/0793 ,  G06F11/2294 ,  G06F11/328 ,  G06F11/3466 ,  G06F11/3476 ,  G06F11/3495 ,  G06F13/385 ,  G06F13/4027 ,  G06F13/4081 ,  G06F13/409 ,  G06F21/305 ,  G06F21/31 ,  G06F2003/0692 ,  G06F2201/86 ,  H02P7/285 ,  H04L12/12 ,  H04L41/0213 ,  H04L41/0659 ,  H04L41/0806 ,  H04L41/12 ,  H04L41/22 ,  H04L43/00 ,  H04L49/90 ,  H04L49/9063 ,  H04L49/9073 ,  H04L67/1002 ,  H05K7/1492 ,  H05K7/207 ,  H05K7/20736 ,  Y02D50/40

摘要： A method of electrically coupling a central processing unit (CPU) of a network server to a plurality of network interface modules. The method comprises providing each of the plurality of network interface modules with a respective bus adapter chip to route an I/O bus having a first format from the central processing unit to a primary side of each of the plurality of bus adapter chips and routing another I/O bus of the first format from a secondary side of each of the plurality of bus adapter chips to respective ones of the network interface modules. The bus adapter chips also provide for arbitered access along the I/O buses and isolation of the CPU from electrical disruption when one of the network interface modules is removed.

摘要翻译： 一种将网络服务器的中央处理单元（CPU）电耦合到多个网络接口模块的方法。 该方法包括为多个网络接口模块中的每一个提供相应的总线适配器芯片，以将具有第一格式的I / O总线从中央处理单元路由到多个总线适配器芯片中的每一个的初级侧，并路由另一个 第一格式的I / O总线从多个总线适配器芯片中的每一个的次级侧到相应的网络接口模块。 总线适配器芯片还提供沿着I / O总线的仲裁访问，并且当其中一个网络接口模块被移除时，CPU与电气中断的隔离。