利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.018 秒)

    Flexible Burst Image Capture System
    3.
    发明申请
    Flexible Burst Image Capture System 审中-公开
    灵活突发图像捕获系统

    公开(公告)号：US20130176458A1

    公开(公告)日：2013-07-11

    申请号：US13728580

    申请日：2012-12-27

    申请人： EDWIN VAN DALEN ,  THOMAS GARDOS ,  JOZEF KRUGER ,  GEOFFREY BURNS

    发明人： EDWIN VAN DALEN ,  THOMAS GARDOS ,  JOZEF KRUGER ,  GEOFFREY BURNS

    IPC分类号： H04N5/232

    CPC分类号： H04N5/232 ,  H04N5/23232 ,  H04N5/2356

    摘要： The present disclosure provides techniques for capturing a series of images. In particular, the present disclosure provides techniques for capturing a series of images using a camera integrated with a computing device, such as a cellular phone. A camera may capture a series of images and store the images in a buffer until all images in the series are captured. The images may be transferred to a storage medium after all images in the series are captured. The images may further be processed before being transferred to the storage medium.

    摘要翻译： 本公开提供了用于捕获一系列图像的技术。 特别地，本公开提供了使用与诸如蜂窝电话的计算设备集成的相机来捕获一系列图像的技术。 相机可以捕获一系列图像并将图像存储在缓冲器中，直到捕获到系列中的所有图像。 在系列中的所有图像都被捕获之后，图像可以被传送到存储介质。 可以在将图像转移到存储介质之前进一步处理图像。

    Free-running numerically-controlled oscillator using complex multiplication with compensation for amplitude variation due to cumulative round-off errors
    4.
    发明申请
    Free-running numerically-controlled oscillator using complex multiplication with compensation for amplitude variation due to cumulative round-off errors 有权
    自由运行的数控振荡器使用复数乘法，由于累积舍入误差导致的幅度变化补偿

    公开(公告)号：US20070109027A1

    公开(公告)日：2007-05-17

    申请号：US10586915

    申请日：2005-01-25

    申请人： Karl Wittig ,  Geoffrey Burns

    发明人： Karl Wittig ,  Geoffrey Burns

    IPC分类号： H03B21/00

    CPC分类号： H03B28/00 ,  G06G7/26

    摘要： A method and apparatus for efficiently generating complex sinusoids of a desired frequency by multiplying a phasor by a predetermined value once every sampling interval, and using the highest order bits within the phasor to identify if the phasor is at an integer multiple 45 degrees and substituting components in the phasor if it is determined that the phasor is an integer multiple of 45 degrees. If the phasor is not identified as being an integer multiple of 45 degrees then an error factor for both the real and imaginary components is determined and the real and imaginary components are corrected by removing the error factor.

    摘要翻译： 一种用于通过将相量乘以预定值一次每个采样间隔并且使用相量内的最高阶位来识别相量是否处于整数倍45度并且代替分量的方法和装置，用于有效地产生所需频率的复数正弦曲线 如果确定相量是45度的整数倍，则在相量中。 如果相量不被确定为45度的整数倍，则确定实部和虚部的误差因子，并通过去除误差因子来校正实部和虚部。

    Method and apparatus for encoding design description in reconfigurable multi-processor system
    5.
    发明申请
    Method and apparatus for encoding design description in reconfigurable multi-processor system 审中-公开
    用于编码可重构多处理器系统中设计描述的方法和装置

    公开(公告)号：US20060069739A1

    公开(公告)日：2006-03-30

    申请号：US10538205

    申请日：2003-12-08

    申请人： Krishnamurthy Vaidyanathan ,  Geoffrey Burns

    发明人： Krishnamurthy Vaidyanathan ,  Geoffrey Burns

    IPC分类号： G06F15/167

    CPC分类号： G06F9/445 ,  G06F15/177 ,  G06F15/8023

    摘要： A method (400) and apparatus (100) are disclosed for storing the software specifications (320) for each processor (110) in a multi-processor system (100). The disclosed storage technique reduces the total memory space that is required to store the configuration information for each processor (110) and does not require a linear scaling of the memory size when the number of processors increases. Each unique software specification (320) is stored in memory and a pointer (310) is stored for each processor (110) that identifies the corresponding location in memory (140′) of the configuration information for the processor (110). The size of the memory area that stores the pointers (310) for each processor (110) still has a linear relationship with the number of processors (110). The size of the memory area (140′) that stores the unique software specifications (320) is independent of the number of processors (110).

    摘要翻译： 公开了一种用于在多处理器系统（100）中存储每个处理器（110）的软件规范（320）的方法（400）和装置（100）。 所公开的存储技术减少了存储每个处理器（110）的配置信息所需的总存储空间，并且当处理器数量增加时不需要线性缩放存储器大小。 每个独特的软件规范（320）存储在存储器中，并且为每个处理器（110）存储指示器（310），该处理器识别处理器（110）的配置信息的存储器（140'）中的对应位置。 存储每个处理器（110）的指针（310）的存储器区域的大小仍然与处理器（110）的数量呈线性关系。 存储唯一软件规格（320）的存储区域（140'）的大小与处理器（110）的数量无关。

    Programmable delay indexed data path register file for array processing
    6.
    发明授权
    Programmable delay indexed data path register file for array processing 有权
    用于阵列处理的可编程延迟索引数据路径寄存器文件

    公开(公告)号：US06970895B2

    公开(公告)日：2005-11-29

    申请号：US10026258

    申请日：2001-12-21

    申请人： Krishnamurthy Vaidyanathan ,  Geoffrey Burns

    发明人： Krishnamurthy Vaidyanathan ,  Geoffrey Burns

    IPC分类号： G06F9/30 ,  G01R1/00 ,  G06F9/34 ,  G06F9/355 ,  G06F12/02 ,  G06F15/00 ,  G06F15/80 ,  G06F17/10 ,  G06F17/15

    CPC分类号： G06F9/30098 ,  G06F9/3013 ,  G06F9/30134

    摘要： A delay addressed data path register file is designed for use in a programmable processor making up a cell in a multi-processor or array signal processing system. The delay addressable register file is particularly useful in, inter alia, adaptive filters where the filter update latency is variable, interpolation filters where the interpolation factor needs to be programmable, and decimation filters where the decimation factor needs to be programmable. The programmability is achieved in an efficient manner, reducing the number of cycles required to perform this task. A single parameter, the “delay limit” value, is programmed at start-up, setting up an internal delay-line within the register file of the processor. Thus, any of the delayed registers can be addressed by specifying the delay index during run-time. The delay line advances one location, modulo “delay-limit”, when the processing loop starts a new iteration.

    摘要翻译： 延迟寻址数据路径寄存器文件被设计用于构成多处理器或阵列信号处理系统中的单元的可编程处理器。 延迟寻址寄存器文件尤其适用于滤波器更新延迟可变的自适应滤波器，内插因子需要可编程的插值滤波器以及抽取因子需要被编程的抽取滤波器。 可编程性以有效的方式实现，减少执行此任务所需的周期数。 在启动时，单个参数“延迟限制”值被编程，在处理器的寄存器文件内设置内部延迟线。 因此，可以通过在运行时指定延迟指数来解决任何延迟寄存器。 当处理循环开始新的迭代时，延迟线前进一个位置，模数“延迟限制”。

    Modular integration of an array processor within a system on chip
    8.
    发明申请
    Modular integration of an array processor within a system on chip 审中-公开
    阵列处理器在片上系统的模块化集成

    公开(公告)号：US20060075213A1

    公开(公告)日：2006-04-06

    申请号：US10538369

    申请日：2003-11-28

    申请人： Geoffrey Burns ,  Krishna Vaidyanathan

    发明人： Geoffrey Burns ,  Krishna Vaidyanathan

    IPC分类号： G06F9/30 ,  G06F9/44

    CPC分类号： G06F15/8046 ,  G06F15/7867 ,  G06F15/8007

    摘要： A systolic array processor is integrated within a system on chip (SoC) in a format that is compatible with existing and emerging SoC technologies. The systolic array processor may be implemented as a co-processor to a general-purpose digital signal processor or as a functional unit of a very long instruction word (VLIW) processor.

    摘要翻译： 收缩阵列处理器以与现有和新兴SoC技术兼容的格式集成在片上系统（SoC）中。 收缩阵列处理器可以被实现为通用数字信号处理器的协处理器或作为非常长指令字（VLIW）处理器的功能单元。