公开(公告)号：US08029688B2

公开(公告)日：2011-10-04

申请号：US12217784

申请日：2008-07-09

申请人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

发明人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

IPC分类号： B44C1/22 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/312 ,  H01L21/32139

摘要： For patterning during integrated circuit fabrication, a first pattern of first masking structures is formed, and a buffer layer is formed on exposed surfaces of the first masking structures. Also, a second pattern of second masking structures is formed in recesses between the buffer layer at sidewalls of the first masking structures. Furthermore, the first and masking structures are formed from spin-coating respective high carbon containing materials. Such first and second masking structures pattern a target layer with higher pitch than possible with traditional photolithography.

摘要翻译： 为了在集成电路制造期间进行图案化，形成第一掩模结构的第一图案，并且在第一掩模结构的暴露表面上形成缓冲层。 此外，在第一掩蔽结构的侧壁处的缓冲层之间的凹部中形成第二掩模结构的第二图案。 此外，第一掩模结构和掩模结构由各自含高含碳材料的旋涂形成。 这样的第一和第二掩模结构以比传统光刻法更高的间距对目标层进行图案化。

公开(公告)号：US07576010B2

公开(公告)日：2009-08-18

申请号：US11699476

申请日：2007-01-30

申请人： Ji-young Lee ,  Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon

发明人： Ji-young Lee ,  Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon

IPC分类号： H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/0338

摘要： A method of forming a first hard mask pattern including a plurality of first line patterns formed on the etch target layer in a first direction and having a first pitch. A third layer is formed on sidewalls and an upper surface of the first hard mask pattern, such that the third layer includes a top surface having a recess formed between two adjacent first line patterns. A second hard mask pattern including a plurality of second line patterns each extending in the first direction within the recess is formed. Then, the third layer is anisotropically etched to selectively expose an etch target layer between the first line patterns and the second line patterns. Then, the etch target layer is anisotropically etched using the first hard mask pattern and the second hard mask pattern as an etch mask.

摘要翻译： 一种形成第一硬掩模图案的方法，所述第一硬掩模图案包括在第一方向上形成在蚀刻目标层上并具有第一间距的多个第一线图案。 第三层形成在第一硬掩模图案的侧壁和上表面上，使得第三层包括具有形成在两个相邻的第一线图案之间的凹部的顶表面。 形成包括在凹部内沿第一方向延伸的多个第二线图案的第二硬掩模图案。 然后，第三层被各向异性蚀刻以选择性地暴露第一线图案和第二线图案之间的蚀刻目标层。 然后，使用第一硬掩模图案和第二硬掩模图案作为蚀刻掩模对蚀刻目标层进行各向异性蚀刻。

公开(公告)号：US20080131793A1

公开(公告)日：2008-06-05

申请号：US11978719

申请日：2007-10-30

申请人： Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon ,  Cha-won Koh ,  Ji-young Lee

发明人： Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon ,  Cha-won Koh ,  Ji-young Lee

IPC分类号： G03F7/40 ,  G03F1/00

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3088

摘要： A method for forming hard mask patterns includes, sequentially forming first, second, and third hard mask layers formed of materials having different etching selectivities on a substrate, forming first sacrificial patterns having a first pitch therebetween on the third hard mask layer, forming fourth hard mask patterns with a second pitch between the first sacrificial patterns, the second pitch being substantially equal to about ½ of the first pitch, patterning the third hard mask layer to form third hard mask patterns using the fourth hard mask patterns as an etch mask, patterning the second hard mask layer to form second hard mask patterns using the third and fourth hard mask patterns as an etch mask, and patterning the first hard mask layer to form first hard mask patterns with the second pitch therebetween using the second and third hard mask patterns as an etch mask.

摘要翻译： 一种形成硬掩模图案的方法包括：在基板上顺序地形成由具有不同蚀刻选择性的材料形成的第一，第二和第三硬掩模层，在第三硬掩模层上形成具有第一间距的第一牺牲图案，形成第四硬 在第一牺牲图案之间具有第二间距的掩模图案，第二间距基本上等于第一间距的大约1/2，使用第四硬掩模图案作为蚀刻掩模，图案化第三硬掩模层以形成第三硬掩模图案，图案化 第二硬掩模层，以使用第三和第四硬掩模图案作为蚀刻掩模形成第二硬掩模图案，以及使用第二和第三硬掩模图案使第一硬掩模层形成第一硬掩模图案，其间具有第二间距， 作为蚀刻掩模。

公开(公告)号：US20070123037A1

公开(公告)日：2007-05-31

申请号：US11699476

申请日：2007-01-30

申请人： Ji-young Lee ,  Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon

发明人： Ji-young Lee ,  Hak-sun Lee ,  Myeong-cheol Kim ,  Kyung-yub Jeon

IPC分类号： H01L21/4763

CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/0338

摘要： A method of forming a first hard mask pattern including a plurality of first line patterns formed on the etch target layer in a first direction and having a first pitch. A third layer is formed on sidewalls and an upper surface of the first hard mask pattern, such that the third layer includes a top surface having a recess formed between two adjacent first line patterns. A second hard mask pattern including a plurality of second line patterns each extending in the first direction within the recess is formed. Then, the third layer is anisotropically etched to selectively expose an etch target layer between the first line patterns and the second line patterns. Then, the etch target layer is anisotropically etched using the first hard mask pattern and the second hard mask pattern as an etch mask.

摘要翻译： 一种形成第一硬掩模图案的方法，所述第一硬掩模图案包括在第一方向上形成在蚀刻目标层上并具有第一间距的多个第一线图案。 第三层形成在第一硬掩模图案的侧壁和上表面上，使得第三层包括具有形成在两个相邻的第一线图案之间的凹部的顶表面。 形成包括在凹部内沿第一方向延伸的多个第二线图案的第二硬掩模图案。 然后，第三层被各向异性蚀刻以选择性地暴露第一线图案和第二线图案之间的蚀刻目标层。 然后，使用第一硬掩模图案和第二硬掩模图案作为蚀刻掩模对蚀刻目标层进行各向异性蚀刻。

公开(公告)号：US20120064709A1

公开(公告)日：2012-03-15

申请号：US13216051

申请日：2011-08-23

申请人： Kyung-Yub JEON ,  Kyoung-Sub Shin ,  Jun-Ho Yoon ,  Je-Woo Han

发明人： Kyung-Yub JEON ,  Kyoung-Sub Shin ,  Jun-Ho Yoon ,  Je-Woo Han

IPC分类号： H01L21/28

CPC分类号： H01L21/28273 ,  H01L21/823456 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/66825

摘要： Provided is a method of forming a semiconductor device. The method may include forming a first insulating layer on a semiconductor substrate. A first polycrystalline silicon layer may be formed on the first insulating layer. A second insulating layer may be formed on the first polycrystalline silicon layer. A second polycrystalline silicon layer may be formed on the second insulating layer. A mask pattern may be formed on the second polycrystalline silicon layer. The second polycrystalline silicon layer may be patterned using the mask pattern as an etch mask to form a second polycrystalline silicon pattern exposing a portion of the second insulating to layer. A sidewall of the second polycrystalline silicon pattern may include a first amorphous region. The first amorphous region may be crystallized by a first recrystallization process. The exposed portion of the second insulating layer may be removed to form a second insulating pattern exposing a portion of the first polycrystalline silicon layer. The exposed portion of the first polycrystalline silicon layer may be removed to form a first polycrystalline silicon pattern exposing a portion of the first insulating layer. The exposed portion of the first insulating layer may be removed to form a first insulating pattern exposing a portion of the semiconductor substrate.

摘要翻译： 提供一种形成半导体器件的方法。 该方法可以包括在半导体衬底上形成第一绝缘层。 可以在第一绝缘层上形成第一多晶硅层。 可以在第一多晶硅层上形成第二绝缘层。 可以在第二绝缘层上形成第二多晶硅层。 可以在第二多晶硅层上形成掩模图案。 可以使用掩模图案作为蚀刻掩模来图案化第二多晶硅层，以形成暴露第二绝缘层的一部分的第二多晶硅图案。 第二多晶硅图案的侧壁可以包括第一非晶区域。 第一非晶区域可以通过第一次重结晶过程结晶。 可以去除第二绝缘层的暴露部分以形成露出第一多晶硅层的一部分的第二绝缘图案。 可以去除第一多晶硅层的暴露部分以形成露出第一绝缘层的一部分的第一多晶硅图案。 可以去除第一绝缘层的暴露部分以形成露出半导体衬底的一部分的第一绝缘图案。

公开(公告)号：US20110312183A1

公开(公告)日：2011-12-22

申请号：US13217544

申请日：2011-08-25

申请人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

发明人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

IPC分类号： H01L21/306 ,  H01L21/31

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/312 ,  H01L21/32139

摘要： For patterning during integrated circuit fabrication, a first pattern of first masking structures is formed, and a buffer layer is formed on exposed surfaces of the first masking structures. Also, a second pattern of second masking structures is formed in recesses between the buffer layer at sidewalls of the first masking structures. Furthermore, the first and masking structures are formed from spin-coating respective high carbon containing materials. Such first and second masking structures pattern a target layer with higher pitch than possible with traditional photolithography.

摘要翻译： 为了在集成电路制造期间进行图案化，形成第一掩模结构的第一图案，并且在第一掩模结构的暴露表面上形成缓冲层。 此外，在第一掩蔽结构的侧壁处的缓冲层之间的凹部中形成第二掩模结构的第二图案。 此外，第一掩模结构和掩模结构由各自含高含碳材料的旋涂形成。 这样的第一和第二掩模结构以比传统光刻法更高的间距对目标层进行图案化。

公开(公告)号：US20080090418A1

公开(公告)日：2008-04-17

申请号：US11730292

申请日：2007-03-30

申请人： Kyung-yub Jeon ,  Myeong-cheol Kim ,  Hak-sun Lee ,  Je-woo Han

发明人： Kyung-yub Jeon ,  Myeong-cheol Kim ,  Hak-sun Lee ,  Je-woo Han

IPC分类号： H01L21/302

CPC分类号： H01L21/0338 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/32139 ,  Y10S438/947

摘要： A method for forming fine patterns of a semiconductor device is disclosed. The method includes forming an etch film on a substrate, forming a protection film on the etch film, forming a hard mask layer on the protection film, and forming a plurality of first mask patterns characterized by a first pitch on the hard mask layer. The method further comprises forming a plurality of second mask patterns, forming hard mask patterns exposing portions of the protection film by etching the hard mask layer using the first and second mask patterns as an etch mask, and removing the first and second mask patterns. The method still further comprises exposing portions of the etch film and forming a plurality of fine patterns characterized by a second pitch equal to half of the first pitch by etching the etch film using at least the hard mask patterns as an etch mask.

摘要翻译： 公开了一种用于形成半导体器件的精细图案的方法。 该方法包括在衬底上形成蚀刻膜，在蚀刻膜上形成保护膜，在保护膜上形成硬掩模层，以及在硬掩模层上形成以第一间距为特征的多个第一掩模图案。 该方法还包括形成多个第二掩模图案，通过使用第一和第二掩模图案作为蚀刻掩模蚀刻硬掩模层，形成暴露部分保护膜的硬掩模图案，以及去除第一和第二掩模图案。 该方法还包括暴露部分蚀刻膜并且通过使用至少硬掩模图案作为蚀刻掩模蚀刻蚀刻膜来形成多个精细图案，其特征在于具有等于第一间距的一半的第二间距。

公开(公告)号：US08349200B2

公开(公告)日：2013-01-08

申请号：US13217544

申请日：2011-08-25

申请人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

发明人： Shi-Yong Yi ,  Myeong-Cheol Kim ,  Dong-Ki Yoon ,  Kyung-Yub Jeon ,  Ji-Hoon Cha

IPC分类号： B44C1/22 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/312 ,  H01L21/32139

摘要： For patterning during integrated circuit fabrication, a first pattern of first masking structures is formed, and a buffer layer is formed on exposed surfaces of the first masking structures. Also, a second pattern of second masking structures is formed in recesses between the buffer layer at sidewalls of the first masking structures. Furthermore, the first and masking structures are formed from spin-coating respective high carbon containing materials. Such first and second masking structures pattern a target layer with higher pitch than possible with traditional photolithography.

公开(公告)号：US08039345B2

公开(公告)日：2011-10-18

申请号：US12816642

申请日：2010-06-16

申请人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

发明人： Kyung-yub Jeon ,  Jong-heui Song ,  Song-yi Yang

IPC分类号： H01L21/336

CPC分类号： H01L21/31122 ,  H01J37/32357 ,  H01L21/31116 ,  H01L21/31138 ,  H01L27/11521

摘要： A method of forming a semiconductor device may include forming a first pattern on a substrate, and forming a first dielectric layer on the first pattern. The first pattern may be between portions of the first dielectric layer and the substrate. A second dielectric layer may be formed on the first dielectric layer, and the first dielectric layer may be between the first pattern and the second dielectric layer. A second pattern may be formed on the second dielectric layer. Portions of the second dielectric layer may be exposed by the second pattern, and the first and second dielectric layers may be between portions of the first and second patterns. The exposed portions of the second dielectric layer may be isotropically etched.

摘要翻译： 形成半导体器件的方法可以包括在衬底上形成第一图案，以及在第一图案上形成第一电介质层。 第一图案可以在第一介电层和基板的部分之间。 可以在第一电介质层上形成第二电介质层，并且第一介电层可以在第一图案和第二介电层之间。 第二图案可以形成在第二介电层上。 第二介电层的一部分可以被第二图案曝光，并且第一和第二介电层可以在第一和第二图案的部分之间。 可以对第二电介质层的暴露部分进行各向同性蚀刻。

公开(公告)号：US07601647B2

公开(公告)日：2009-10-13

申请号：US11810200

申请日：2007-06-05

申请人： Kyung-yub Jeon ,  Myeong-cheol Kim ,  Hak-sun Lee

发明人： Kyung-yub Jeon ,  Myeong-cheol Kim ,  Hak-sun Lee

IPC分类号： H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L21/32137

摘要： A method of forming fine patterns of a semiconductor device includes double etching by changing a quantity of producing polymer by-products to etch a film with different thicknesses in regions having different pattern densities. In a first etching, reactive ion etching (RIE) is performed upon a buffer layer and a hardmask layer both in a low-density pattern region and a high-density pattern region under a first etching ambient until an etch film is exposed in the low-density pattern region using mask patterns as an etch mask. In second etching for forming the hardmask patterns, using the mask patterns as an etch mask, the hardmask layer is etched until the etch film is exposed in the high-density pattern region while accumulating polymer by-products on the etch film in the low-density pattern region under a second etching ambient having polymer by-products produced greater than in the first etching ambient.

摘要翻译： 形成半导体器件的精细图案的方法包括通过改变产生聚合物副产物的量来双重蚀刻，以在具有不同图案密度的区域中蚀刻具有不同厚度的膜。 在第一蚀刻中，在第一蚀刻环境下，在低密度图案区域和高密度图案区域中的缓冲层和硬掩模层上执行反应离子蚀刻（RIE），直到蚀刻膜暴露于低 使用掩模图案作为蚀刻掩模的密度图案区域。 在用于形成硬掩模图案的第二蚀刻中，使用掩模图案作为蚀刻掩模，硬掩模层被蚀刻直到蚀刻膜在高密度图案区域中暴露，同时在低密度图案区域中的蚀刻膜上聚集聚合物副产物， 在第二蚀刻环境下具有比在第一蚀刻环境中产生的聚合物副产物大的密度图案区域。